git.maemo.org Git - qemu/blob - cpu-exec.c

   1 /*
   2  *  i386 emulator main execution loop
   3  *
   4  *  Copyright (c) 2003 Fabrice Bellard
   5  *
   6  * This library is free software; you can redistribute it and/or
   7  * modify it under the terms of the GNU Lesser General Public
   8  * License as published by the Free Software Foundation; either
   9  * version 2 of the License, or (at your option) any later version.
  10  *
  11  * This library is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  14  * Lesser General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU Lesser General Public
  17  * License along with this library; if not, write to the Free Software
  18  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
  19  */
  20 #include "config.h"
  21 #ifdef TARGET_I386
  22 #include "exec-i386.h"
  23 #endif
  24 #ifdef TARGET_ARM
  25 #include "exec-arm.h"
  26 #endif
  27
  28 #include "disas.h"
  29
  30 //#define DEBUG_EXEC
  31 //#define DEBUG_SIGNAL
  32
  33 #if defined(TARGET_ARM)
  34 /* XXX: unify with i386 target */
  35 void cpu_loop_exit(void)
  36 {
  37     longjmp(env->jmp_env, 1);
  38 }
  39 #endif
  40
  41 /* main execution loop */
  42
  43 int cpu_exec(CPUState *env1)
  44 {
  45     int saved_T0, saved_T1, saved_T2;
  46     CPUState *saved_env;
  47 #ifdef reg_EAX
  48     int saved_EAX;
  49 #endif
  50 #ifdef reg_ECX
  51     int saved_ECX;
  52 #endif
  53 #ifdef reg_EDX
  54     int saved_EDX;
  55 #endif
  56 #ifdef reg_EBX
  57     int saved_EBX;
  58 #endif
  59 #ifdef reg_ESP
  60     int saved_ESP;
  61 #endif
  62 #ifdef reg_EBP
  63     int saved_EBP;
  64 #endif
  65 #ifdef reg_ESI
  66     int saved_ESI;
  67 #endif
  68 #ifdef reg_EDI
  69     int saved_EDI;
  70 #endif
  71 #ifdef __sparc__
  72     int saved_i7, tmp_T0;
  73 #endif
  74     int code_gen_size, ret, interrupt_request;
  75     void (*gen_func)(void);
  76     TranslationBlock *tb, **ptb;
  77     uint8_t *tc_ptr, *cs_base, *pc;
  78     unsigned int flags;
  79
  80     /* first we save global registers */
  81     saved_T0 = T0;
  82     saved_T1 = T1;
  83     saved_T2 = T2;
  84     saved_env = env;
  85     env = env1;
  86 #ifdef __sparc__
  87     /* we also save i7 because longjmp may not restore it */
  88     asm volatile ("mov %%i7, %0" : "=r" (saved_i7));
  89 #endif
  90
  91 #if defined(TARGET_I386)
  92 #ifdef reg_EAX
  93     saved_EAX = EAX;
  94     EAX = env->regs[R_EAX];
  95 #endif
  96 #ifdef reg_ECX
  97     saved_ECX = ECX;
  98     ECX = env->regs[R_ECX];
  99 #endif
 100 #ifdef reg_EDX
 101     saved_EDX = EDX;
 102     EDX = env->regs[R_EDX];
 103 #endif
 104 #ifdef reg_EBX
 105     saved_EBX = EBX;
 106     EBX = env->regs[R_EBX];
 107 #endif
 108 #ifdef reg_ESP
 109     saved_ESP = ESP;
 110     ESP = env->regs[R_ESP];
 111 #endif
 112 #ifdef reg_EBP
 113     saved_EBP = EBP;
 114     EBP = env->regs[R_EBP];
 115 #endif
 116 #ifdef reg_ESI
 117     saved_ESI = ESI;
 118     ESI = env->regs[R_ESI];
 119 #endif
 120 #ifdef reg_EDI
 121     saved_EDI = EDI;
 122     EDI = env->regs[R_EDI];
 123 #endif
 124
 125     /* put eflags in CPU temporary format */
 126     CC_SRC = env->eflags & (CC_O | CC_S | CC_Z | CC_A | CC_P | CC_C);
 127     DF = 1 - (2 * ((env->eflags >> 10) & 1));
 128     CC_OP = CC_OP_EFLAGS;
 129     env->eflags &= ~(DF_MASK | CC_O | CC_S | CC_Z | CC_A | CC_P | CC_C);
 130 #elif defined(TARGET_ARM)
 131     {
 132         unsigned int psr;
 133         psr = env->cpsr;
 134         env->CF = (psr >> 29) & 1;
 135         env->NZF = (psr & 0xc0000000) ^ 0x40000000;
 136         env->VF = (psr << 3) & 0x80000000;
 137         env->cpsr = psr & ~0xf0000000;
 138     }
 139 #else
 140 #error unsupported target CPU
 141 #endif
 142     env->exception_index = -1;
 143
 144     /* prepare setjmp context for exception handling */
 145     for(;;) {
 146         if (setjmp(env->jmp_env) == 0) {
 147             /* if an exception is pending, we execute it here */
 148             if (env->exception_index >= 0) {
 149                 if (env->exception_index >= EXCP_INTERRUPT) {
 150                     /* exit request from the cpu execution loop */
 151                     ret = env->exception_index;
 152                     break;
 153                 } else if (env->user_mode_only) {
 154                     /* if user mode only, we simulate a fake exception
 155                        which will be hanlded outside the cpu execution
 156                        loop */
 157 #if defined(TARGET_I386)
 158                     do_interrupt_user(env->exception_index,
 159                                       env->exception_is_int,
 160                                       env->error_code,
 161                                       env->exception_next_eip);
 162 #endif
 163                     ret = env->exception_index;
 164                     break;
 165                 } else {
 166 #if defined(TARGET_I386)
 167                     /* simulate a real cpu exception. On i386, it can
 168                        trigger new exceptions, but we do not handle
 169                        double or triple faults yet. */
 170                     do_interrupt(env->exception_index,
 171                                  env->exception_is_int,
 172                                  env->error_code,
 173                                  env->exception_next_eip);
 174 #endif
 175                 }
 176                 env->exception_index = -1;
 177             }
 178             T0 = 0; /* force lookup of first TB */
 179             for(;;) {
 180 #ifdef __sparc__
 181                 /* g1 can be modified by some libc? functions */
 182                 tmp_T0 = T0;
 183 #endif
 184                 interrupt_request = env->interrupt_request;
 185                 if (interrupt_request) {
 186 #if defined(TARGET_I386)
 187                     /* if hardware interrupt pending, we execute it */
 188                     if ((interrupt_request & CPU_INTERRUPT_HARD) &&
 189                         (env->eflags & IF_MASK)) {
 190                         int intno;
 191                         intno = cpu_x86_get_pic_interrupt(env);
 192                         if (loglevel) {
 193                             fprintf(logfile, "Servicing hardware INT=0x%02x\n", intno);
 194                         }
 195                         do_interrupt(intno, 0, 0, 0);
 196                         env->interrupt_request &= ~CPU_INTERRUPT_HARD;
 197                     }
 198 #endif
 199                     if (interrupt_request & CPU_INTERRUPT_EXIT) {
 200                         env->interrupt_request &= ~CPU_INTERRUPT_EXIT;
 201                         env->exception_index = EXCP_INTERRUPT;
 202                         cpu_loop_exit();
 203                     }
 204                 }
 205 #ifdef DEBUG_EXEC
 206                 if (loglevel) {
 207 #if defined(TARGET_I386)
 208                     /* restore flags in standard format */
 209                     env->regs[R_EAX] = EAX;
 210                     env->regs[R_EBX] = EBX;
 211                     env->regs[R_ECX] = ECX;
 212                     env->regs[R_EDX] = EDX;
 213                     env->regs[R_ESI] = ESI;
 214                     env->regs[R_EDI] = EDI;
 215                     env->regs[R_EBP] = EBP;
 216                     env->regs[R_ESP] = ESP;
 217                     env->eflags = env->eflags | cc_table[CC_OP].compute_all() | (DF & DF_MASK);
 218                     cpu_x86_dump_state(env, logfile, X86_DUMP_CCOP);
 219                     env->eflags &= ~(DF_MASK | CC_O | CC_S | CC_Z | CC_A | CC_P | CC_C);
 220 #elif defined(TARGET_ARM)
 221                     cpu_arm_dump_state(env, logfile, 0);
 222 #else
 223 #error unsupported target CPU
 224 #endif
 225                 }
 226 #endif
 227                 /* we compute the CPU state. We assume it will not
 228                    change during the whole generated block. */
 229 #if defined(TARGET_I386)
 230                 flags = (env->segs[R_CS].flags & DESC_B_MASK)
 231                     >> (DESC_B_SHIFT - GEN_FLAG_CODE32_SHIFT);
 232                 flags |= (env->segs[R_SS].flags & DESC_B_MASK)
 233                     >> (DESC_B_SHIFT - GEN_FLAG_SS32_SHIFT);
 234                 flags |= (((unsigned long)env->segs[R_DS].base |
 235                            (unsigned long)env->segs[R_ES].base |
 236                            (unsigned long)env->segs[R_SS].base) != 0) <<
 237                     GEN_FLAG_ADDSEG_SHIFT;
 238                 if (!(env->eflags & VM_MASK)) {
 239                     flags |= (env->segs[R_CS].selector & 3) << GEN_FLAG_CPL_SHIFT;
 240                 } else {
 241                     /* NOTE: a dummy CPL is kept */
 242                     flags |= (1 << GEN_FLAG_VM_SHIFT);
 243                     flags |= (3 << GEN_FLAG_CPL_SHIFT);
 244                 }
 245                 flags |= (env->eflags & (IOPL_MASK | TF_MASK));
 246                 cs_base = env->segs[R_CS].base;
 247                 pc = cs_base + env->eip;
 248 #elif defined(TARGET_ARM)
 249                 flags = 0;
 250                 cs_base = 0;
 251                 pc = (uint8_t *)env->regs[15];
 252 #else
 253 #error unsupported CPU
 254 #endif
 255                 tb = tb_find(&ptb, (unsigned long)pc, (unsigned long)cs_base,
 256                              flags);
 257                 if (!tb) {
 258                     spin_lock(&tb_lock);
 259                     /* if no translated code available, then translate it now */
 260                     tb = tb_alloc((unsigned long)pc);
 261                     if (!tb) {
 262                         /* flush must be done */
 263                         tb_flush();
 264                         /* cannot fail at this point */
 265                         tb = tb_alloc((unsigned long)pc);
 266                         /* don't forget to invalidate previous TB info */
 267                         ptb = &tb_hash[tb_hash_func((unsigned long)pc)];
 268                         T0 = 0;
 269                     }
 270                     tc_ptr = code_gen_ptr;
 271                     tb->tc_ptr = tc_ptr;
 272                     tb->cs_base = (unsigned long)cs_base;
 273                     tb->flags = flags;
 274                     ret = cpu_gen_code(tb, CODE_GEN_MAX_SIZE, &code_gen_size);
 275 #if defined(TARGET_I386)
 276                     /* XXX: suppress that, this is incorrect */
 277                     /* if invalid instruction, signal it */
 278                     if (ret != 0) {
 279                         /* NOTE: the tb is allocated but not linked, so we
 280                            can leave it */
 281                         spin_unlock(&tb_lock);
 282                         raise_exception(EXCP06_ILLOP);
 283                     }
 284 #endif
 285                     *ptb = tb;
 286                     tb->hash_next = NULL;
 287                     tb_link(tb);
 288                     code_gen_ptr = (void *)(((unsigned long)code_gen_ptr + code_gen_size + CODE_GEN_ALIGN - 1) & ~(CODE_GEN_ALIGN - 1));
 289                     spin_unlock(&tb_lock);
 290                 }
 291 #ifdef DEBUG_EXEC
 292                 if (loglevel) {
 293                     fprintf(logfile, "Trace 0x%08lx [0x%08lx] %s\n",
 294                             (long)tb->tc_ptr, (long)tb->pc,
 295                             lookup_symbol((void *)tb->pc));
 296                 }
 297 #endif
 298 #ifdef __sparc__
 299                 T0 = tmp_T0;
 300 #endif
 301                 /* see if we can patch the calling TB. XXX: remove TF test */
 302                 if (T0 != 0
 303 #if defined(TARGET_I386)
 304                     && !(env->eflags & TF_MASK)
 305 #endif
 306                     ) {
 307                     spin_lock(&tb_lock);
 308                     tb_add_jump((TranslationBlock *)(T0 & ~3), T0 & 3, tb);
 309                     spin_unlock(&tb_lock);
 310                 }
 311                 tc_ptr = tb->tc_ptr;
 312                 env->current_tb = tb;
 313                 /* execute the generated code */
 314                 gen_func = (void *)tc_ptr;
 315 #if defined(__sparc__)
 316                 __asm__ __volatile__("call      %0\n\t"
 317                                      "mov       %%o7,%%i0"
 318                                      : /* no outputs */
 319                                      : "r" (gen_func)
 320                                      : "i0", "i1", "i2", "i3", "i4", "i5");
 321 #elif defined(__arm__)
 322                 asm volatile ("mov pc, %0\n\t"
 323                               ".global exec_loop\n\t"
 324                               "exec_loop:\n\t"
 325                               : /* no outputs */
 326                               : "r" (gen_func)
 327                               : "r1", "r2", "r3", "r8", "r9", "r10", "r12", "r14");
 328 #else
 329                 gen_func();
 330 #endif
 331                 env->current_tb = NULL;
 332             }
 333         } else {
 334         }
 335     } /* for(;;) */
 336
 337
 338 #if defined(TARGET_I386)
 339     /* restore flags in standard format */
 340     env->eflags = env->eflags | cc_table[CC_OP].compute_all() | (DF & DF_MASK);
 341
 342     /* restore global registers */
 343 #ifdef reg_EAX
 344     EAX = saved_EAX;
 345 #endif
 346 #ifdef reg_ECX
 347     ECX = saved_ECX;
 348 #endif
 349 #ifdef reg_EDX
 350     EDX = saved_EDX;
 351 #endif
 352 #ifdef reg_EBX
 353     EBX = saved_EBX;
 354 #endif
 355 #ifdef reg_ESP
 356     ESP = saved_ESP;
 357 #endif
 358 #ifdef reg_EBP
 359     EBP = saved_EBP;
 360 #endif
 361 #ifdef reg_ESI
 362     ESI = saved_ESI;
 363 #endif
 364 #ifdef reg_EDI
 365     EDI = saved_EDI;
 366 #endif
 367 #elif defined(TARGET_ARM)
 368     {
 369         int ZF;
 370         ZF = (env->NZF == 0);
 371         env->cpsr = env->cpsr | (env->NZF & 0x80000000) | (ZF << 30) |
 372             (env->CF << 29) | ((env->VF & 0x80000000) >> 3);
 373     }
 374 #else
 375 #error unsupported target CPU
 376 #endif
 377 #ifdef __sparc__
 378     asm volatile ("mov %0, %%i7" : : "r" (saved_i7));
 379 #endif
 380     T0 = saved_T0;
 381     T1 = saved_T1;
 382     T2 = saved_T2;
 383     env = saved_env;
 384     return ret;
 385 }
 386
 387 #if defined(TARGET_I386)
 388
 389 void cpu_x86_load_seg(CPUX86State *s, int seg_reg, int selector)
 390 {
 391     CPUX86State *saved_env;
 392
 393     saved_env = env;
 394     env = s;
 395     if (env->eflags & VM_MASK) {
 396         SegmentCache *sc;
 397         selector &= 0xffff;
 398         sc = &env->segs[seg_reg];
 399         /* NOTE: in VM86 mode, limit and flags are never reloaded,
 400            so we must load them here */
 401         sc->base = (void *)(selector << 4);
 402         sc->limit = 0xffff;
 403         sc->flags = 0;
 404         sc->selector = selector;
 405     } else {
 406         load_seg(seg_reg, selector, 0);
 407     }
 408     env = saved_env;
 409 }
 410
 411 void cpu_x86_fsave(CPUX86State *s, uint8_t *ptr, int data32)
 412 {
 413     CPUX86State *saved_env;
 414
 415     saved_env = env;
 416     env = s;
 417
 418     helper_fsave(ptr, data32);
 419
 420     env = saved_env;
 421 }
 422
 423 void cpu_x86_frstor(CPUX86State *s, uint8_t *ptr, int data32)
 424 {
 425     CPUX86State *saved_env;
 426
 427     saved_env = env;
 428     env = s;
 429
 430     helper_frstor(ptr, data32);
 431
 432     env = saved_env;
 433 }
 434
 435 #endif /* TARGET_I386 */
 436
 437 #undef EAX
 438 #undef ECX
 439 #undef EDX
 440 #undef EBX
 441 #undef ESP
 442 #undef EBP
 443 #undef ESI
 444 #undef EDI
 445 #undef EIP
 446 #include <signal.h>
 447 #include <sys/ucontext.h>
 448
 449 #if defined(TARGET_I386)
 450
 451 /* 'pc' is the host PC at which the exception was raised. 'address' is
 452    the effective address of the memory exception. 'is_write' is 1 if a
 453    write caused the exception and otherwise 0'. 'old_set' is the
 454    signal set which should be restored */
 455 static inline int handle_cpu_signal(unsigned long pc, unsigned long address,
 456                                     int is_write, sigset_t *old_set)
 457 {
 458     TranslationBlock *tb;
 459     int ret;
 460
 461     if (cpu_single_env)
 462         env = cpu_single_env; /* XXX: find a correct solution for multithread */
 463 #if defined(DEBUG_SIGNAL)
 464     printf("qemu: SIGSEGV pc=0x%08lx address=%08lx w=%d oldset=0x%08lx\n",
 465            pc, address, is_write, *(unsigned long *)old_set);
 466 #endif
 467     /* XXX: locking issue */
 468     if (is_write && page_unprotect(address)) {
 469         return 1;
 470     }
 471     /* see if it is an MMU fault */
 472     ret = cpu_x86_handle_mmu_fault(env, address, is_write);
 473     if (ret < 0)
 474         return 0; /* not an MMU fault */
 475     if (ret == 0)
 476         return 1; /* the MMU fault was handled without causing real CPU fault */
 477     /* now we have a real cpu fault */
 478     tb = tb_find_pc(pc);
 479     if (tb) {
 480         /* the PC is inside the translated code. It means that we have
 481            a virtual CPU fault */
 482         cpu_restore_state(tb, env, pc);
 483     }
 484 #if 0
 485     printf("PF exception: EIP=0x%08x CR2=0x%08x error=0x%x\n",
 486            env->eip, env->cr[2], env->error_code);
 487 #endif
 488     /* we restore the process signal mask as the sigreturn should
 489        do it (XXX: use sigsetjmp) */
 490     sigprocmask(SIG_SETMASK, old_set, NULL);
 491     raise_exception_err(EXCP0E_PAGE, env->error_code);
 492     /* never comes here */
 493     return 1;
 494 }
 495
 496 #elif defined(TARGET_ARM)
 497 static inline int handle_cpu_signal(unsigned long pc, unsigned long address,
 498                                     int is_write, sigset_t *old_set)
 499 {
 500     /* XXX: do more */
 501     return 0;
 502 }
 503 #else
 504 #error unsupported target CPU
 505 #endif
 506
 507 #if defined(__i386__)
 508
 509 int cpu_signal_handler(int host_signum, struct siginfo *info,
 510                        void *puc)
 511 {
 512     struct ucontext *uc = puc;
 513     unsigned long pc;
 514
 515 #ifndef REG_EIP
 516 /* for glibc 2.1 */
 517 #define REG_EIP    EIP
 518 #define REG_ERR    ERR
 519 #define REG_TRAPNO TRAPNO
 520 #endif
 521     pc = uc->uc_mcontext.gregs[REG_EIP];
 522     return handle_cpu_signal(pc, (unsigned long)info->si_addr,
 523                              uc->uc_mcontext.gregs[REG_TRAPNO] == 0xe ?
 524                              (uc->uc_mcontext.gregs[REG_ERR] >> 1) & 1 : 0,
 525                              &uc->uc_sigmask);
 526 }
 527
 528 #elif defined(__powerpc)
 529
 530 int cpu_signal_handler(int host_signum, struct siginfo *info,
 531                        void *puc)
 532 {
 533     struct ucontext *uc = puc;
 534     struct pt_regs *regs = uc->uc_mcontext.regs;
 535     unsigned long pc;
 536     int is_write;
 537
 538     pc = regs->nip;
 539     is_write = 0;
 540 #if 0
 541     /* ppc 4xx case */
 542     if (regs->dsisr & 0x00800000)
 543         is_write = 1;
 544 #else
 545     if (regs->trap != 0x400 && (regs->dsisr & 0x02000000))
 546         is_write = 1;
 547 #endif
 548     return handle_cpu_signal(pc, (unsigned long)info->si_addr,
 549                              is_write, &uc->uc_sigmask);
 550 }
 551
 552 #elif defined(__alpha__)
 553
 554 int cpu_signal_handler(int host_signum, struct siginfo *info,
 555                            void *puc)
 556 {
 557     struct ucontext *uc = puc;
 558     uint32_t *pc = uc->uc_mcontext.sc_pc;
 559     uint32_t insn = *pc;
 560     int is_write = 0;
 561
 562     /* XXX: need kernel patch to get write flag faster */
 563     switch (insn >> 26) {
 564     case 0x0d: // stw
 565     case 0x0e: // stb
 566     case 0x0f: // stq_u
 567     case 0x24: // stf
 568     case 0x25: // stg
 569     case 0x26: // sts
 570     case 0x27: // stt
 571     case 0x2c: // stl
 572     case 0x2d: // stq
 573     case 0x2e: // stl_c
 574     case 0x2f: // stq_c
 575         is_write = 1;
 576     }
 577
 578     return handle_cpu_signal(pc, (unsigned long)info->si_addr,
 579                              is_write, &uc->uc_sigmask);
 580 }
 581 #elif defined(__sparc__)
 582
 583 int cpu_signal_handler(int host_signum, struct siginfo *info,
 584                        void *puc)
 585 {
 586     uint32_t *regs = (uint32_t *)(info + 1);
 587     void *sigmask = (regs + 20);
 588     unsigned long pc;
 589     int is_write;
 590     uint32_t insn;
 591
 592     /* XXX: is there a standard glibc define ? */
 593     pc = regs[1];
 594     /* XXX: need kernel patch to get write flag faster */
 595     is_write = 0;
 596     insn = *(uint32_t *)pc;
 597     if ((insn >> 30) == 3) {
 598       switch((insn >> 19) & 0x3f) {
 599       case 0x05: // stb
 600       case 0x06: // sth
 601       case 0x04: // st
 602       case 0x07: // std
 603       case 0x24: // stf
 604       case 0x27: // stdf
 605       case 0x25: // stfsr
 606         is_write = 1;
 607         break;
 608       }
 609     }
 610     return handle_cpu_signal(pc, (unsigned long)info->si_addr,
 611                              is_write, sigmask);
 612 }
 613
 614 #elif defined(__arm__)
 615
 616 int cpu_signal_handler(int host_signum, struct siginfo *info,
 617                        void *puc)
 618 {
 619     struct ucontext *uc = puc;
 620     unsigned long pc;
 621     int is_write;
 622
 623     pc = uc->uc_mcontext.gregs[R15];
 624     /* XXX: compute is_write */
 625     is_write = 0;
 626     return handle_cpu_signal(pc, (unsigned long)info->si_addr,
 627                              is_write,
 628                              &uc->uc_sigmask);
 629 }
 630
 631 #else
 632
 633 #error host CPU specific signal handler needed
 634
 635 #endif