git.maemo.org Git - qemu/blob - hw/omap.h

   1 /*
   2  * Texas Instruments OMAP processors.
   3  *
   4  * Copyright (C) 2006-2008 Andrzej Zaborowski  <balrog@zabor.org>
   5  *
   6  * This program is free software; you can redistribute it and/or
   7  * modify it under the terms of the GNU General Public License as
   8  * published by the Free Software Foundation; either version 2 or
   9  * (at your option) version 3 of the License.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License along
  17  * with this program; if not, write to the Free Software Foundation, Inc.,
  18  * 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301 USA.
  19  */
  20 #ifndef hw_omap_h
  21 # define hw_omap_h              "omap.h"
  22
  23 # define OMAP_EMIFS_BASE        0x00000000
  24 # define OMAP2_Q0_BASE          0x00000000
  25 # define OMAP_CS0_BASE          0x00000000
  26 # define OMAP_CS1_BASE          0x04000000
  27 # define OMAP_CS2_BASE          0x08000000
  28 # define OMAP_CS3_BASE          0x0c000000
  29 # define OMAP_EMIFF_BASE        0x10000000
  30 # define OMAP_IMIF_BASE         0x20000000
  31 # define OMAP_LOCALBUS_BASE     0x30000000
  32 # define OMAP2_Q1_BASE          0x40000000
  33 # define OMAP2_L4_BASE          0x48000000
  34 # define OMAP2_SRAM_BASE        0x40200000
  35 # define OMAP2_L3_BASE          0x68000000
  36 # define OMAP2_Q2_BASE          0x80000000
  37 # define OMAP2_Q3_BASE          0xc0000000
  38 # define OMAP3_Q1_BASE      0x40000000
  39 # define OMAP3_L4_BASE      0x48000000
  40 # define OMAP3_SRAM_BASE    0x40200000
  41 # define OMAP3_L3_BASE      0x68000000
  42 # define OMAP3_Q2_BASE      0x80000000
  43 # define OMAP3_Q3_BASE      0xc0000000
  44 # define OMAP_MPUI_BASE         0xe1000000
  45
  46 # define OMAP730_SRAM_SIZE      0x00032000
  47 # define OMAP15XX_SRAM_SIZE     0x00030000
  48 # define OMAP16XX_SRAM_SIZE     0x00004000
  49 # define OMAP1611_SRAM_SIZE     0x0003e800
  50 # define OMAP242X_SRAM_SIZE     0x000a0000
  51 # define OMAP243X_SRAM_SIZE     0x00010000
  52 # define OMAP3530_SRAM_SIZE 0x00010000
  53 # define OMAP_CS0_SIZE          0x04000000
  54 # define OMAP_CS1_SIZE          0x04000000
  55 # define OMAP_CS2_SIZE          0x04000000
  56 # define OMAP_CS3_SIZE          0x04000000
  57
  58 /* omap_clk.c */
  59 struct omap_mpu_state_s;
  60 typedef struct clk *omap_clk;
  61 omap_clk omap_findclk(struct omap_mpu_state_s *mpu, const char *name);
  62 void omap_clk_init(struct omap_mpu_state_s *mpu);
  63 void omap_clk_adduser(struct clk *clk, qemu_irq user);
  64 void omap_clk_get(omap_clk clk);
  65 void omap_clk_put(omap_clk clk);
  66 void omap_clk_onoff(omap_clk clk, int on);
  67 void omap_clk_canidle(omap_clk clk, int can);
  68 void omap_clk_setrate(omap_clk clk, int divide, int multiply);
  69 int64_t omap_clk_getrate(omap_clk clk);
  70 void omap_clk_reparent(omap_clk clk, omap_clk parent);
  71
  72 /* omap[123].c */
  73 struct omap_l4_s;
  74 struct omap_l3_s;
  75 struct omap_l4_s *omap_l4_init(target_phys_addr_t base, int ta_num);
  76
  77 struct omap_target_agent_s;
  78 struct omap_target_agent_s *omap_l4ta_get(struct omap_l4_s *bus, int cs);
  79 target_phys_addr_t omap_l4_attach(struct omap_target_agent_s *ta, int region,
  80                 int iotype);
  81 # define l4_register_io_memory  cpu_register_io_memory
  82
  83 struct omap_intr_handler_s;
  84 struct omap_intr_handler_s *omap_inth_init(target_phys_addr_t base,
  85                 unsigned long size, unsigned char nbanks, qemu_irq **pins,
  86                 qemu_irq parent_irq, qemu_irq parent_fiq, omap_clk clk);
  87 struct omap_intr_handler_s *omap2_inth_init(struct omap_mpu_state_s *mpu,
  88                 target_phys_addr_t base,
  89                 int size, int nbanks, qemu_irq **pins,
  90                 qemu_irq parent_irq, qemu_irq parent_fiq,
  91                 omap_clk fclk, omap_clk iclk);
  92 void omap_inth_reset(struct omap_intr_handler_s *s);
  93
  94 struct omap_prcm_s;
  95 struct omap_prcm_s *omap_prcm_init(struct omap_target_agent_s *ta,
  96                 qemu_irq mpu_int, qemu_irq dsp_int, qemu_irq iva_int,
  97                 struct omap_mpu_state_s *mpu);
  98
  99 struct omap3_prm_s;
 100 struct omap3_prm_s *omap3_prm_init(struct omap_target_agent_s *ta,
 101                                    qemu_irq mpu_int, qemu_irq iva_int,
 102                                    struct omap_mpu_state_s *mpu);
 103
 104 struct omap3_cm_s;
 105 struct omap3_cm_s *omap3_cm_init(struct omap_target_agent_s *ta,
 106                 qemu_irq mpu_int, qemu_irq dsp_int, qemu_irq iva_int,
 107                 struct omap_mpu_state_s *mpu);
 108
 109 struct omap_sysctl_s;
 110 struct omap_sysctl_s *omap_sysctl_init(struct omap_target_agent_s *ta,
 111                 omap_clk iclk, struct omap_mpu_state_s *mpu);
 112
 113 struct omap_sdrc_s;
 114 struct omap_sdrc_s *omap_sdrc_init(target_phys_addr_t base);
 115 void omap_sdrc_write_mcfg(struct omap_sdrc_s *s, uint32_t value, uint32_t cs);
 116
 117 struct omap_gpmc_s;
 118 struct nand_flash_s;
 119 struct omap_gpmc_s *omap_gpmc_init(struct omap_mpu_state_s *mpu,
 120                                    target_phys_addr_t base, qemu_irq irq);
 121 void omap_gpmc_attach(struct omap_gpmc_s *s, int cs, int iomemtype,
 122                 void (*base_upd)(void *opaque, target_phys_addr_t new),
 123                 void (*unmap)(void *opaque), void *opaque,
 124                 struct nand_flash_s *nand_s);
 125
 126 /*
 127  * Common IRQ numbers for level 1 interrupt handler
 128  * See /usr/include/asm-arm/arch-omap/irqs.h in Linux.
 129  */
 130 # define OMAP_INT_CAMERA                1
 131 # define OMAP_INT_FIQ                   3
 132 # define OMAP_INT_RTDX                  6
 133 # define OMAP_INT_DSP_MMU_ABORT         7
 134 # define OMAP_INT_HOST                  8
 135 # define OMAP_INT_ABORT                 9
 136 # define OMAP_INT_BRIDGE_PRIV           13
 137 # define OMAP_INT_GPIO_BANK1            14
 138 # define OMAP_INT_UART3                 15
 139 # define OMAP_INT_TIMER3                16
 140 # define OMAP_INT_DMA_CH0_6             19
 141 # define OMAP_INT_DMA_CH1_7             20
 142 # define OMAP_INT_DMA_CH2_8             21
 143 # define OMAP_INT_DMA_CH3               22
 144 # define OMAP_INT_DMA_CH4               23
 145 # define OMAP_INT_DMA_CH5               24
 146 # define OMAP_INT_DMA_LCD               25
 147 # define OMAP_INT_TIMER1                26
 148 # define OMAP_INT_WD_TIMER              27
 149 # define OMAP_INT_BRIDGE_PUB            28
 150 # define OMAP_INT_TIMER2                30
 151 # define OMAP_INT_LCD_CTRL              31
 152
 153 /*
 154  * Common OMAP-15xx IRQ numbers for level 1 interrupt handler
 155  */
 156 # define OMAP_INT_15XX_IH2_IRQ          0
 157 # define OMAP_INT_15XX_LB_MMU           17
 158 # define OMAP_INT_15XX_LOCAL_BUS        29
 159
 160 /*
 161  * OMAP-1510 specific IRQ numbers for level 1 interrupt handler
 162  */
 163 # define OMAP_INT_1510_SPI_TX           4
 164 # define OMAP_INT_1510_SPI_RX           5
 165 # define OMAP_INT_1510_DSP_MAILBOX1     10
 166 # define OMAP_INT_1510_DSP_MAILBOX2     11
 167
 168 /*
 169  * OMAP-310 specific IRQ numbers for level 1 interrupt handler
 170  */
 171 # define OMAP_INT_310_McBSP2_TX         4
 172 # define OMAP_INT_310_McBSP2_RX         5
 173 # define OMAP_INT_310_HSB_MAILBOX1      12
 174 # define OMAP_INT_310_HSAB_MMU          18
 175
 176 /*
 177  * OMAP-1610 specific IRQ numbers for level 1 interrupt handler
 178  */
 179 # define OMAP_INT_1610_IH2_IRQ          0
 180 # define OMAP_INT_1610_IH2_FIQ          2
 181 # define OMAP_INT_1610_McBSP2_TX        4
 182 # define OMAP_INT_1610_McBSP2_RX        5
 183 # define OMAP_INT_1610_DSP_MAILBOX1     10
 184 # define OMAP_INT_1610_DSP_MAILBOX2     11
 185 # define OMAP_INT_1610_LCD_LINE         12
 186 # define OMAP_INT_1610_GPTIMER1         17
 187 # define OMAP_INT_1610_GPTIMER2         18
 188 # define OMAP_INT_1610_SSR_FIFO_0       29
 189
 190 /*
 191  * OMAP-730 specific IRQ numbers for level 1 interrupt handler
 192  */
 193 # define OMAP_INT_730_IH2_FIQ           0
 194 # define OMAP_INT_730_IH2_IRQ           1
 195 # define OMAP_INT_730_USB_NON_ISO       2
 196 # define OMAP_INT_730_USB_ISO           3
 197 # define OMAP_INT_730_ICR               4
 198 # define OMAP_INT_730_EAC               5
 199 # define OMAP_INT_730_GPIO_BANK1        6
 200 # define OMAP_INT_730_GPIO_BANK2        7
 201 # define OMAP_INT_730_GPIO_BANK3        8
 202 # define OMAP_INT_730_McBSP2TX          10
 203 # define OMAP_INT_730_McBSP2RX          11
 204 # define OMAP_INT_730_McBSP2RX_OVF      12
 205 # define OMAP_INT_730_LCD_LINE          14
 206 # define OMAP_INT_730_GSM_PROTECT       15
 207 # define OMAP_INT_730_TIMER3            16
 208 # define OMAP_INT_730_GPIO_BANK5        17
 209 # define OMAP_INT_730_GPIO_BANK6        18
 210 # define OMAP_INT_730_SPGIO_WR          29
 211
 212 /*
 213  * Common IRQ numbers for level 2 interrupt handler
 214  */
 215 # define OMAP_INT_KEYBOARD              1
 216 # define OMAP_INT_uWireTX               2
 217 # define OMAP_INT_uWireRX               3
 218 # define OMAP_INT_I2C                   4
 219 # define OMAP_INT_MPUIO                 5
 220 # define OMAP_INT_USB_HHC_1             6
 221 # define OMAP_INT_McBSP3TX              10
 222 # define OMAP_INT_McBSP3RX              11
 223 # define OMAP_INT_McBSP1TX              12
 224 # define OMAP_INT_McBSP1RX              13
 225 # define OMAP_INT_UART1                 14
 226 # define OMAP_INT_UART2                 15
 227 # define OMAP_INT_USB_W2FC              20
 228 # define OMAP_INT_1WIRE                 21
 229 # define OMAP_INT_OS_TIMER              22
 230 # define OMAP_INT_OQN                   23
 231 # define OMAP_INT_GAUGE_32K             24
 232 # define OMAP_INT_RTC_TIMER             25
 233 # define OMAP_INT_RTC_ALARM             26
 234 # define OMAP_INT_DSP_MMU               28
 235
 236 /*
 237  * OMAP-1510 specific IRQ numbers for level 2 interrupt handler
 238  */
 239 # define OMAP_INT_1510_BT_MCSI1TX       16
 240 # define OMAP_INT_1510_BT_MCSI1RX       17
 241 # define OMAP_INT_1510_SoSSI_MATCH      19
 242 # define OMAP_INT_1510_MEM_STICK        27
 243 # define OMAP_INT_1510_COM_SPI_RO       31
 244
 245 /*
 246  * OMAP-310 specific IRQ numbers for level 2 interrupt handler
 247  */
 248 # define OMAP_INT_310_FAC               0
 249 # define OMAP_INT_310_USB_HHC_2         7
 250 # define OMAP_INT_310_MCSI1_FE          16
 251 # define OMAP_INT_310_MCSI2_FE          17
 252 # define OMAP_INT_310_USB_W2FC_ISO      29
 253 # define OMAP_INT_310_USB_W2FC_NON_ISO  30
 254 # define OMAP_INT_310_McBSP2RX_OF       31
 255
 256 /*
 257  * OMAP-1610 specific IRQ numbers for level 2 interrupt handler
 258  */
 259 # define OMAP_INT_1610_FAC              0
 260 # define OMAP_INT_1610_USB_HHC_2        7
 261 # define OMAP_INT_1610_USB_OTG          8
 262 # define OMAP_INT_1610_SoSSI            9
 263 # define OMAP_INT_1610_BT_MCSI1TX       16
 264 # define OMAP_INT_1610_BT_MCSI1RX       17
 265 # define OMAP_INT_1610_SoSSI_MATCH      19
 266 # define OMAP_INT_1610_MEM_STICK        27
 267 # define OMAP_INT_1610_McBSP2RX_OF      31
 268 # define OMAP_INT_1610_STI              32
 269 # define OMAP_INT_1610_STI_WAKEUP       33
 270 # define OMAP_INT_1610_GPTIMER3         34
 271 # define OMAP_INT_1610_GPTIMER4         35
 272 # define OMAP_INT_1610_GPTIMER5         36
 273 # define OMAP_INT_1610_GPTIMER6         37
 274 # define OMAP_INT_1610_GPTIMER7         38
 275 # define OMAP_INT_1610_GPTIMER8         39
 276 # define OMAP_INT_1610_GPIO_BANK2       40
 277 # define OMAP_INT_1610_GPIO_BANK3       41
 278 # define OMAP_INT_1610_MMC2             42
 279 # define OMAP_INT_1610_CF               43
 280 # define OMAP_INT_1610_WAKE_UP_REQ      46
 281 # define OMAP_INT_1610_GPIO_BANK4       48
 282 # define OMAP_INT_1610_SPI              49
 283 # define OMAP_INT_1610_DMA_CH6          53
 284 # define OMAP_INT_1610_DMA_CH7          54
 285 # define OMAP_INT_1610_DMA_CH8          55
 286 # define OMAP_INT_1610_DMA_CH9          56
 287 # define OMAP_INT_1610_DMA_CH10         57
 288 # define OMAP_INT_1610_DMA_CH11         58
 289 # define OMAP_INT_1610_DMA_CH12         59
 290 # define OMAP_INT_1610_DMA_CH13         60
 291 # define OMAP_INT_1610_DMA_CH14         61
 292 # define OMAP_INT_1610_DMA_CH15         62
 293 # define OMAP_INT_1610_NAND             63
 294
 295 /*
 296  * OMAP-730 specific IRQ numbers for level 2 interrupt handler
 297  */
 298 # define OMAP_INT_730_HW_ERRORS         0
 299 # define OMAP_INT_730_NFIQ_PWR_FAIL     1
 300 # define OMAP_INT_730_CFCD              2
 301 # define OMAP_INT_730_CFIREQ            3
 302 # define OMAP_INT_730_I2C               4
 303 # define OMAP_INT_730_PCC               5
 304 # define OMAP_INT_730_MPU_EXT_NIRQ      6
 305 # define OMAP_INT_730_SPI_100K_1        7
 306 # define OMAP_INT_730_SYREN_SPI         8
 307 # define OMAP_INT_730_VLYNQ             9
 308 # define OMAP_INT_730_GPIO_BANK4        10
 309 # define OMAP_INT_730_McBSP1TX          11
 310 # define OMAP_INT_730_McBSP1RX          12
 311 # define OMAP_INT_730_McBSP1RX_OF       13
 312 # define OMAP_INT_730_UART_MODEM_IRDA_2 14
 313 # define OMAP_INT_730_UART_MODEM_1      15
 314 # define OMAP_INT_730_MCSI              16
 315 # define OMAP_INT_730_uWireTX           17
 316 # define OMAP_INT_730_uWireRX           18
 317 # define OMAP_INT_730_SMC_CD            19
 318 # define OMAP_INT_730_SMC_IREQ          20
 319 # define OMAP_INT_730_HDQ_1WIRE         21
 320 # define OMAP_INT_730_TIMER32K          22
 321 # define OMAP_INT_730_MMC_SDIO          23
 322 # define OMAP_INT_730_UPLD              24
 323 # define OMAP_INT_730_USB_HHC_1         27
 324 # define OMAP_INT_730_USB_HHC_2         28
 325 # define OMAP_INT_730_USB_GENI          29
 326 # define OMAP_INT_730_USB_OTG           30
 327 # define OMAP_INT_730_CAMERA_IF         31
 328 # define OMAP_INT_730_RNG               32
 329 # define OMAP_INT_730_DUAL_MODE_TIMER   33
 330 # define OMAP_INT_730_DBB_RF_EN         34
 331 # define OMAP_INT_730_MPUIO_KEYPAD      35
 332 # define OMAP_INT_730_SHA1_MD5          36
 333 # define OMAP_INT_730_SPI_100K_2        37
 334 # define OMAP_INT_730_RNG_IDLE          38
 335 # define OMAP_INT_730_MPUIO             39
 336 # define OMAP_INT_730_LLPC_LCD_CTRL_OFF 40
 337 # define OMAP_INT_730_LLPC_OE_FALLING   41
 338 # define OMAP_INT_730_LLPC_OE_RISING    42
 339 # define OMAP_INT_730_LLPC_VSYNC        43
 340 # define OMAP_INT_730_WAKE_UP_REQ       46
 341 # define OMAP_INT_730_DMA_CH6           53
 342 # define OMAP_INT_730_DMA_CH7           54
 343 # define OMAP_INT_730_DMA_CH8           55
 344 # define OMAP_INT_730_DMA_CH9           56
 345 # define OMAP_INT_730_DMA_CH10          57
 346 # define OMAP_INT_730_DMA_CH11          58
 347 # define OMAP_INT_730_DMA_CH12          59
 348 # define OMAP_INT_730_DMA_CH13          60
 349 # define OMAP_INT_730_DMA_CH14          61
 350 # define OMAP_INT_730_DMA_CH15          62
 351 # define OMAP_INT_730_NAND              63
 352
 353 /*
 354  * OMAP-24xx common IRQ numbers
 355  */
 356 # define OMAP_INT_24XX_STI              4
 357 # define OMAP_INT_24XX_SYS_NIRQ         7
 358 # define OMAP_INT_24XX_L3_IRQ           10
 359 # define OMAP_INT_24XX_PRCM_MPU_IRQ     11
 360 # define OMAP_INT_24XX_SDMA_IRQ0        12
 361 # define OMAP_INT_24XX_SDMA_IRQ1        13
 362 # define OMAP_INT_24XX_SDMA_IRQ2        14
 363 # define OMAP_INT_24XX_SDMA_IRQ3        15
 364 # define OMAP_INT_243X_MCBSP2_IRQ       16
 365 # define OMAP_INT_243X_MCBSP3_IRQ       17
 366 # define OMAP_INT_243X_MCBSP4_IRQ       18
 367 # define OMAP_INT_243X_MCBSP5_IRQ       19
 368 # define OMAP_INT_24XX_GPMC_IRQ         20
 369 # define OMAP_INT_24XX_GUFFAW_IRQ       21
 370 # define OMAP_INT_24XX_IVA_IRQ          22
 371 # define OMAP_INT_24XX_EAC_IRQ          23
 372 # define OMAP_INT_24XX_CAM_IRQ          24
 373 # define OMAP_INT_24XX_DSS_IRQ          25
 374 # define OMAP_INT_24XX_MAIL_U0_MPU      26
 375 # define OMAP_INT_24XX_DSP_UMA          27
 376 # define OMAP_INT_24XX_DSP_MMU          28
 377 # define OMAP_INT_24XX_GPIO_BANK1       29
 378 # define OMAP_INT_24XX_GPIO_BANK2       30
 379 # define OMAP_INT_24XX_GPIO_BANK3       31
 380 # define OMAP_INT_24XX_GPIO_BANK4       32
 381 # define OMAP_INT_243X_GPIO_BANK5       33
 382 # define OMAP_INT_24XX_MAIL_U3_MPU      34
 383 # define OMAP_INT_24XX_WDT3             35
 384 # define OMAP_INT_24XX_WDT4             36
 385 # define OMAP_INT_24XX_GPTIMER1         37
 386 # define OMAP_INT_24XX_GPTIMER2         38
 387 # define OMAP_INT_24XX_GPTIMER3         39
 388 # define OMAP_INT_24XX_GPTIMER4         40
 389 # define OMAP_INT_24XX_GPTIMER5         41
 390 # define OMAP_INT_24XX_GPTIMER6         42
 391 # define OMAP_INT_24XX_GPTIMER7         43
 392 # define OMAP_INT_24XX_GPTIMER8         44
 393 # define OMAP_INT_24XX_GPTIMER9         45
 394 # define OMAP_INT_24XX_GPTIMER10        46
 395 # define OMAP_INT_24XX_GPTIMER11        47
 396 # define OMAP_INT_24XX_GPTIMER12        48
 397 # define OMAP_INT_24XX_PKA_IRQ          50
 398 # define OMAP_INT_24XX_SHA1MD5_IRQ      51
 399 # define OMAP_INT_24XX_RNG_IRQ          52
 400 # define OMAP_INT_24XX_MG_IRQ           53
 401 # define OMAP_INT_24XX_I2C1_IRQ         56
 402 # define OMAP_INT_24XX_I2C2_IRQ         57
 403 # define OMAP_INT_24XX_MCBSP1_IRQ_TX    59
 404 # define OMAP_INT_24XX_MCBSP1_IRQ_RX    60
 405 # define OMAP_INT_24XX_MCBSP2_IRQ_TX    62
 406 # define OMAP_INT_24XX_MCBSP2_IRQ_RX    63
 407 # define OMAP_INT_243X_MCBSP1_IRQ       64
 408 # define OMAP_INT_24XX_MCSPI1_IRQ       65
 409 # define OMAP_INT_24XX_MCSPI2_IRQ       66
 410 # define OMAP_INT_24XX_SSI1_IRQ0        67
 411 # define OMAP_INT_24XX_SSI1_IRQ1        68
 412 # define OMAP_INT_24XX_SSI2_IRQ0        69
 413 # define OMAP_INT_24XX_SSI2_IRQ1        70
 414 # define OMAP_INT_24XX_SSI_GDD_IRQ      71
 415 # define OMAP_INT_24XX_UART1_IRQ        72
 416 # define OMAP_INT_24XX_UART2_IRQ        73
 417 # define OMAP_INT_24XX_UART3_IRQ        74
 418 # define OMAP_INT_24XX_USB_IRQ_GEN      75
 419 # define OMAP_INT_24XX_USB_IRQ_NISO     76
 420 # define OMAP_INT_24XX_USB_IRQ_ISO      77
 421 # define OMAP_INT_24XX_USB_IRQ_HGEN     78
 422 # define OMAP_INT_24XX_USB_IRQ_HSOF     79
 423 # define OMAP_INT_24XX_USB_IRQ_OTG      80
 424 # define OMAP_INT_24XX_VLYNQ_IRQ        81
 425 # define OMAP_INT_24XX_MMC_IRQ          83
 426 # define OMAP_INT_24XX_MS_IRQ           84
 427 # define OMAP_INT_24XX_FAC_IRQ          85
 428 # define OMAP_INT_24XX_MCSPI3_IRQ       91
 429 # define OMAP_INT_243X_HS_USB_MC        92
 430 # define OMAP_INT_243X_HS_USB_DMA       93
 431 # define OMAP_INT_243X_CARKIT           94
 432 # define OMAP_INT_34XX_GPTIMER12        95
 433
 434 /*
 435  * OMAP-35XX common IRQ numbers
 436  */
 437 #define OMAP_INT_35XX_EMUINT        0  /* MPU emulation */
 438 #define OMAP_INT_35XX_COMMTX        1  /* MPU emulation */
 439 #define OMAP_INT_35XX_COMMRX        2  /* MPU emulation */
 440 #define OMAP_INT_35XX_BENCH         3  /* MPU emulation */
 441 #define OMAP_INT_35XX_MCBSP2_ST_IRQ 4  /* Sidetone MCBSP2 overflow */
 442 #define OMAP_INT_35XX_MCBSP3_ST_IRQ 5  /* Sidetone MCBSP3 overflow */
 443 /* IRQ6 is reserved */
 444 #define OMAP_INT_35XX_SYS_NIRQ      7  /* External source (active low) */
 445 /* IRQ8 is reserved */
 446 #define OMAP_INT_35XX_SMX_DBG_IRQ   9  /* L3 interconnect error for debug */
 447 #define OMAP_INT_35XX_SMX_APP_IRQ   10 /* L3 interconnect error for application */
 448 #define OMAP_INT_35XX_PRCM_MPU_IRQ  11 /* PRCM module IRQ */
 449 #define OMAP_INT_35XX_SDMA_IRQ0     12 /* System DMA request 0 */
 450 #define OMAP_INT_35XX_SDMA_IRQ1     13 /* System DMA request 1 */
 451 #define OMAP_INT_35XX_SDMA_IRQ2     14 /* System DMA request 2 */
 452 #define OMAP_INT_35XX_SDMA_IRQ3     15 /* System DMA request 3 */
 453 #define OMAP_INT_35XX_MCBSP1_IRQ    16 /* MCBSP module 1 IRQ */
 454 #define OMAP_INT_35XX_MCBSP2_IRQ    17 /* MCBSP module 2 IRQ */
 455 /* IRQ18 is reserved */
 456 /* IRQ19 is reserved */
 457 #define OMAP_INT_35XX_GPMC_IRQ      20 /* General-purpose memory controller module */
 458 #define OMAP_INT_35XX_SGX_IRQ       21 /* 2D/3D graphics module */
 459 #define OMAP_INT_35XX_MCBSP3_IRQ    22 /* MCBSP module 3 */
 460 #define OMAP_INT_35XX_MCBSP4_IRQ    23 /* MCBSP module 4 */
 461 #define OMAP_INT_35XX_CAM_IRQ0      24 /* Camera interface request 0 */
 462 #define OMAP_INT_35XX_DSS_IRQ       25 /* Display subsystem module */
 463 #define OMAP_INT_35XX_MAIL_U0_MPU   26 /* Mailbox user 0 request */
 464 #define OMAP_INT_35XX_MCBSP5_IRQ    27 /* MCBSP module 5 */
 465 #define OMAP_INT_35XX_IVA2_MMU_IRQ  28 /* IVA2 MMU */
 466 #define OMAP_INT_35XX_GPIO1_MPU_IRQ 29 /* GPIO module 1 */
 467 #define OMAP_INT_35XX_GPIO2_MPU_IRQ 30 /* GPIO module 2 */
 468 #define OMAP_INT_35XX_GPIO3_MPU_IRQ 31 /* GPIO module 3 */
 469 #define OMAP_INT_35XX_GPIO4_MPU_IRQ 32 /* GPIO module 4 */
 470 #define OMAP_INT_35XX_GPIO5_MPU_IRQ 33 /* GPIO module 5 */
 471 #define OMAP_INT_35XX_GPIO6_MPU_IRQ 34 /* GPIO module 6 */
 472 /* IRQ35 is reserved */
 473 #define OMAP_INT_35XX_WDT3_IRQ      36 /* Watchdog timer module 3 overflow */
 474 #define OMAP_INT_35XX_GPT1_IRQ      37 /* General-purpose timer module 1 */
 475 #define OMAP_INT_35XX_GPT2_IRQ      38 /* General-purpose timer module 2 */
 476 #define OMAP_INT_35XX_GPT3_IRQ      39 /* General-purpose timer module 3 */
 477 #define OMAP_INT_35XX_GPT4_IRQ      40 /* General-purpose timer module 4 */
 478 #define OMAP_INT_35XX_GPT5_IRQ      41 /* General-purpose timer module 5 */
 479 #define OMAP_INT_35XX_GPT6_IRQ      42 /* General-purpose timer module 6 */
 480 #define OMAP_INT_35XX_GPT7_IRQ      43 /* General-purpose timer module 7 */
 481 #define OMAP_INT_35XX_GPT8_IRQ      44 /* General-purpose timer module 8 */
 482 #define OMAP_INT_35XX_GPT9_IRQ      45 /* General-purpose timer module 9 */
 483 #define OMAP_INT_35XX_GPT10_IRQ     46 /* General-purpose timer module 10 */
 484 #define OMAP_INT_35XX_GPT11_IRQ     47 /* General-purpose timer module 11 */
 485 #define OMAP_INT_35XX_SPI4_IRQ      48 /* MCSPI module 4 */
 486 /* IRQ49 is reserved */
 487 /* IRQ50 is reserved */
 488 /* IRQ51 is reserved */
 489 /* IRQ52 is reserved */
 490 #define OMAP_INT_35XX_MG_IRQ        53
 491 #define OMAP_INT_35XX_MCBSP4_IRQ_TX 54 /* MCBSP module 4 transmit */
 492 #define OMAP_INT_35XX_MCBSP4_IRQ_RX 55 /* MCBSP module 4 receive */
 493 #define OMAP_INT_35XX_I2C1_IRQ      56 /* I2C module 1 */
 494 #define OMAP_INT_35XX_I2C2_IRQ      57 /* I2C module 2 */
 495 #define OMAP_INT_35XX_HDQ_IRQ       58 /* HDQ/1-Wire */
 496 #define OMAP_INT_35XX_MCBSP1_IRQ_TX 59 /* MCBSP module 1 transmit */
 497 #define OMAP_INT_35XX_MCBSP1_IRQ_RX 60 /* MCBSP module 1 receive */
 498 #define OMAP_INT_35XX_I2C3_IRQ      61 /* I2C module 3 */
 499 #define OMAP_INT_35XX_MCBSP2_IRQ_TX 62 /* MCBSP module 2 transmit */
 500 #define OMAP_INT_35XX_MCBSP2_IRQ_RX 63 /* MCBSP module 2 receive */
 501 /* IRQ64 is reserved */
 502 #define OMAP_INT_35XX_MCSPI1_IRQ    65 /* MCSPI module 1 */
 503 #define OMAP_INT_35XX_MCSPI2_IRQ    66 /* MCSPI module 2 */
 504 /* IRQ67 is reserved */
 505 /* IRQ68 is reserved */
 506 /* IRQ69 is reserved */
 507 /* IRQ70 is reserved */
 508 /* IRQ71 is reserved */
 509 #define OMAP_INT_35XX_UART1_IRQ     72 /* UART module 1 */
 510 #define OMAP_INT_35XX_UART2_IRQ     73 /* UART module 2 */
 511 #define OMAP_INT_35XX_UART3_IRQ     74 /* UART module 3 (also infrared)*/
 512 #define OMAP_INT_35XX_PBIAS_IRQ     75 /* Merged interrupt for PBIASlite1 and 2 */
 513 #define OMAP_INT_35XX_OHCI_IRQ      76 /* OHCI controller HSUSB MP Host interrupt */
 514 #define OMAP_INT_35XX_EHCI_IRQ      77 /* EHCI controller HSUSB MP Host interrupt */
 515 #define OMAP_INT_35XX_TLL_IRQ       78 /* HSUSB MP TLL interrupt */
 516 /* IRQ79 is reserved */
 517 /* IRQ80 is reserved */
 518 #define OMAP_INT_35XX_MCBSP5_IRQ_TX 81 /* MCBSP module 5 transmit */
 519 #define OMAP_INT_35XX_MCBSP5_IRQ_RX 82 /* MCBSP module 5 receive */
 520 #define OMAP_INT_35XX_MMC1_IRQ      83 /* MMC/SD module 1 */
 521 #define OMAP_INT_35XX_MS_IRQ            84
 522 /* IRQ85 is reserved */
 523 #define OMAP_INT_35XX_MMC2_IRQ          86 /* MMC/SD module 2 */
 524 #define OMAP_INT_35XX_MPU_ICR_IRQ   87 /* MPU ICR */
 525 #define OMAP_INT_35XX_D2DFRINT      88 /* 3G coprocessor */
 526 #define OMAP_INT_35XX_MCBSP3_IRQ_TX 89 /* MCBSP module 3 transmit */
 527 #define OMAP_INT_35XX_MCBSP3_IRQ_RX 90 /* MCBSP module 3 receive */
 528 #define OMAP_INT_35XX_MCSPI3_IRQ    91 /* MCSPI module 3 */
 529 #define OMAP_INT_35XX_HSUSB_MC      92 /* High-Speed USB OTG controller */
 530 #define OMAP_INT_35XX_HSUSB_DMA     93 /* High-Speed USB OTG DMA controller */
 531 #define OMAP_INT_35XX_MMC3_IRQ      94 /* MMC/SD module 3 */
 532 #define OMAP_INT_35XX_GPT12_IRQ     95 /* General-purpose timer module 12 */
 533
 534 /* omap_dma.c */
 535 enum omap_dma_model {
 536     omap_dma_3_0,
 537     omap_dma_3_1,
 538     omap_dma_3_2,
 539     omap_dma_4,
 540 };
 541
 542 struct soc_dma_s;
 543 struct soc_dma_s *omap_dma_init(target_phys_addr_t base, qemu_irq *irqs,
 544                 qemu_irq lcd_irq, struct omap_mpu_state_s *mpu, omap_clk clk,
 545                 enum omap_dma_model model);
 546 struct soc_dma_s *omap_dma4_init(target_phys_addr_t base, qemu_irq *irqs,
 547                 struct omap_mpu_state_s *mpu, int fifo,
 548                 int chans, omap_clk iclk, omap_clk fclk);
 549 void omap_dma_reset(struct soc_dma_s *s);
 550
 551 struct dma_irq_map {
 552     int ih;
 553     int intr;
 554 };
 555
 556 /* Only used in OMAP DMA 3.x gigacells */
 557 enum omap_dma_port {
 558     emiff = 0,
 559     emifs,
 560     imif,       /* omap16xx: ocp_t1 */
 561     tipb,
 562     local,      /* omap16xx: ocp_t2 */
 563     tipb_mpui,
 564     __omap_dma_port_last,
 565 };
 566
 567 typedef enum {
 568     constant = 0,
 569     post_incremented,
 570     single_index,
 571     double_index,
 572 } omap_dma_addressing_t;
 573
 574 /* Only used in OMAP DMA 3.x gigacells */
 575 struct omap_dma_lcd_channel_s {
 576     enum omap_dma_port src;
 577     target_phys_addr_t src_f1_top;
 578     target_phys_addr_t src_f1_bottom;
 579     target_phys_addr_t src_f2_top;
 580     target_phys_addr_t src_f2_bottom;
 581
 582     /* Used in OMAP DMA 3.2 gigacell */
 583     unsigned char brust_f1;
 584     unsigned char pack_f1;
 585     unsigned char data_type_f1;
 586     unsigned char brust_f2;
 587     unsigned char pack_f2;
 588     unsigned char data_type_f2;
 589     unsigned char end_prog;
 590     unsigned char repeat;
 591     unsigned char auto_init;
 592     unsigned char priority;
 593     unsigned char fs;
 594     unsigned char running;
 595     unsigned char bs;
 596     unsigned char omap_3_1_compatible_disable;
 597     unsigned char dst;
 598     unsigned char lch_type;
 599     int16_t element_index_f1;
 600     int16_t element_index_f2;
 601     int32_t frame_index_f1;
 602     int32_t frame_index_f2;
 603     uint16_t elements_f1;
 604     uint16_t frames_f1;
 605     uint16_t elements_f2;
 606     uint16_t frames_f2;
 607     omap_dma_addressing_t mode_f1;
 608     omap_dma_addressing_t mode_f2;
 609
 610     /* Destination port is fixed.  */
 611     int interrupts;
 612     int condition;
 613     int dual;
 614
 615     int current_frame;
 616     ram_addr_t phys_framebuffer[2];
 617     qemu_irq irq;
 618     struct omap_mpu_state_s *mpu;
 619 } *omap_dma_get_lcdch(struct soc_dma_s *s);
 620
 621 /*
 622  * DMA request numbers for OMAP1
 623  * See /usr/include/asm-arm/arch-omap/dma.h in Linux.
 624  */
 625 # define OMAP_DMA_NO_DEVICE             0
 626 # define OMAP_DMA_MCSI1_TX              1
 627 # define OMAP_DMA_MCSI1_RX              2
 628 # define OMAP_DMA_I2C_RX                3
 629 # define OMAP_DMA_I2C_TX                4
 630 # define OMAP_DMA_EXT_NDMA_REQ0         5
 631 # define OMAP_DMA_EXT_NDMA_REQ1         6
 632 # define OMAP_DMA_UWIRE_TX              7
 633 # define OMAP_DMA_MCBSP1_TX             8
 634 # define OMAP_DMA_MCBSP1_RX             9
 635 # define OMAP_DMA_MCBSP3_TX             10
 636 # define OMAP_DMA_MCBSP3_RX             11
 637 # define OMAP_DMA_UART1_TX              12
 638 # define OMAP_DMA_UART1_RX              13
 639 # define OMAP_DMA_UART2_TX              14
 640 # define OMAP_DMA_UART2_RX              15
 641 # define OMAP_DMA_MCBSP2_TX             16
 642 # define OMAP_DMA_MCBSP2_RX             17
 643 # define OMAP_DMA_UART3_TX              18
 644 # define OMAP_DMA_UART3_RX              19
 645 # define OMAP_DMA_CAMERA_IF_RX          20
 646 # define OMAP_DMA_MMC_TX                21
 647 # define OMAP_DMA_MMC_RX                22
 648 # define OMAP_DMA_NAND                  23      /* Not in OMAP310 */
 649 # define OMAP_DMA_IRQ_LCD_LINE          24      /* Not in OMAP310 */
 650 # define OMAP_DMA_MEMORY_STICK          25      /* Not in OMAP310 */
 651 # define OMAP_DMA_USB_W2FC_RX0          26
 652 # define OMAP_DMA_USB_W2FC_RX1          27
 653 # define OMAP_DMA_USB_W2FC_RX2          28
 654 # define OMAP_DMA_USB_W2FC_TX0          29
 655 # define OMAP_DMA_USB_W2FC_TX1          30
 656 # define OMAP_DMA_USB_W2FC_TX2          31
 657
 658 /* These are only for 1610 */
 659 # define OMAP_DMA_CRYPTO_DES_IN         32
 660 # define OMAP_DMA_SPI_TX                33
 661 # define OMAP_DMA_SPI_RX                34
 662 # define OMAP_DMA_CRYPTO_HASH           35
 663 # define OMAP_DMA_CCP_ATTN              36
 664 # define OMAP_DMA_CCP_FIFO_NOT_EMPTY    37
 665 # define OMAP_DMA_CMT_APE_TX_CHAN_0     38
 666 # define OMAP_DMA_CMT_APE_RV_CHAN_0     39
 667 # define OMAP_DMA_CMT_APE_TX_CHAN_1     40
 668 # define OMAP_DMA_CMT_APE_RV_CHAN_1     41
 669 # define OMAP_DMA_CMT_APE_TX_CHAN_2     42
 670 # define OMAP_DMA_CMT_APE_RV_CHAN_2     43
 671 # define OMAP_DMA_CMT_APE_TX_CHAN_3     44
 672 # define OMAP_DMA_CMT_APE_RV_CHAN_3     45
 673 # define OMAP_DMA_CMT_APE_TX_CHAN_4     46
 674 # define OMAP_DMA_CMT_APE_RV_CHAN_4     47
 675 # define OMAP_DMA_CMT_APE_TX_CHAN_5     48
 676 # define OMAP_DMA_CMT_APE_RV_CHAN_5     49
 677 # define OMAP_DMA_CMT_APE_TX_CHAN_6     50
 678 # define OMAP_DMA_CMT_APE_RV_CHAN_6     51
 679 # define OMAP_DMA_CMT_APE_TX_CHAN_7     52
 680 # define OMAP_DMA_CMT_APE_RV_CHAN_7     53
 681 # define OMAP_DMA_MMC2_TX               54
 682 # define OMAP_DMA_MMC2_RX               55
 683 # define OMAP_DMA_CRYPTO_DES_OUT        56
 684
 685 /*
 686  * DMA request numbers for the OMAP2
 687  */
 688 # define OMAP24XX_DMA_NO_DEVICE         0
 689 # define OMAP24XX_DMA_XTI_DMA           1       /* Not in OMAP2420 */
 690 # define OMAP24XX_DMA_EXT_DMAREQ0       2
 691 # define OMAP24XX_DMA_EXT_DMAREQ1       3
 692 # define OMAP24XX_DMA_GPMC              4
 693 # define OMAP24XX_DMA_GFX               5       /* Not in OMAP2420 */
 694 # define OMAP24XX_DMA_DSS               6
 695 # define OMAP24XX_DMA_VLYNQ_TX          7       /* Not in OMAP2420 */
 696 # define OMAP24XX_DMA_CWT               8       /* Not in OMAP2420 */
 697 # define OMAP24XX_DMA_AES_TX            9       /* Not in OMAP2420 */
 698 # define OMAP24XX_DMA_AES_RX            10      /* Not in OMAP2420 */
 699 # define OMAP24XX_DMA_DES_TX            11      /* Not in OMAP2420 */
 700 # define OMAP24XX_DMA_DES_RX            12      /* Not in OMAP2420 */
 701 # define OMAP24XX_DMA_SHA1MD5_RX        13      /* Not in OMAP2420 */
 702 # define OMAP24XX_DMA_EXT_DMAREQ2       14
 703 # define OMAP24XX_DMA_EXT_DMAREQ3       15
 704 # define OMAP24XX_DMA_EXT_DMAREQ4       16
 705 # define OMAP24XX_DMA_EAC_AC_RD         17
 706 # define OMAP24XX_DMA_EAC_AC_WR         18
 707 # define OMAP24XX_DMA_EAC_MD_UL_RD      19
 708 # define OMAP24XX_DMA_EAC_MD_UL_WR      20
 709 # define OMAP24XX_DMA_EAC_MD_DL_RD      21
 710 # define OMAP24XX_DMA_EAC_MD_DL_WR      22
 711 # define OMAP24XX_DMA_EAC_BT_UL_RD      23
 712 # define OMAP24XX_DMA_EAC_BT_UL_WR      24
 713 # define OMAP24XX_DMA_EAC_BT_DL_RD      25
 714 # define OMAP24XX_DMA_EAC_BT_DL_WR      26
 715 # define OMAP24XX_DMA_I2C1_TX           27
 716 # define OMAP24XX_DMA_I2C1_RX           28
 717 # define OMAP24XX_DMA_I2C2_TX           29
 718 # define OMAP24XX_DMA_I2C2_RX           30
 719 # define OMAP24XX_DMA_MCBSP1_TX         31
 720 # define OMAP24XX_DMA_MCBSP1_RX         32
 721 # define OMAP24XX_DMA_MCBSP2_TX         33
 722 # define OMAP24XX_DMA_MCBSP2_RX         34
 723 # define OMAP24XX_DMA_SPI1_TX0          35
 724 # define OMAP24XX_DMA_SPI1_RX0          36
 725 # define OMAP24XX_DMA_SPI1_TX1          37
 726 # define OMAP24XX_DMA_SPI1_RX1          38
 727 # define OMAP24XX_DMA_SPI1_TX2          39
 728 # define OMAP24XX_DMA_SPI1_RX2          40
 729 # define OMAP24XX_DMA_SPI1_TX3          41
 730 # define OMAP24XX_DMA_SPI1_RX3          42
 731 # define OMAP24XX_DMA_SPI2_TX0          43
 732 # define OMAP24XX_DMA_SPI2_RX0          44
 733 # define OMAP24XX_DMA_SPI2_TX1          45
 734 # define OMAP24XX_DMA_SPI2_RX1          46
 735
 736 # define OMAP24XX_DMA_UART1_TX          49
 737 # define OMAP24XX_DMA_UART1_RX          50
 738 # define OMAP24XX_DMA_UART2_TX          51
 739 # define OMAP24XX_DMA_UART2_RX          52
 740 # define OMAP24XX_DMA_UART3_TX          53
 741 # define OMAP24XX_DMA_UART3_RX          54
 742 # define OMAP24XX_DMA_USB_W2FC_TX0      55
 743 # define OMAP24XX_DMA_USB_W2FC_RX0      56
 744 # define OMAP24XX_DMA_USB_W2FC_TX1      57
 745 # define OMAP24XX_DMA_USB_W2FC_RX1      58
 746 # define OMAP24XX_DMA_USB_W2FC_TX2      59
 747 # define OMAP24XX_DMA_USB_W2FC_RX2      60
 748 # define OMAP24XX_DMA_MMC1_TX           61
 749 # define OMAP24XX_DMA_MMC1_RX           62
 750 # define OMAP24XX_DMA_MS                63      /* Not in OMAP2420 */
 751 # define OMAP24XX_DMA_EXT_DMAREQ5       64
 752
 753 /*
 754  * DMA request numbers for the OMAP3
 755  * Note that the numbers have to match the values that are
 756  * written to CCRi SYNCHRO_CONTROL bits, i.e. actual line
 757  * number plus one! Zero is a reserved value (defined as
 758  * NO_DEVICE here). Other missing values are reserved.
 759  */
 760 #define OMAP35XX_DMA_NO_DEVICE        0
 761
 762 #define OMAP35XX_DMA_EXT_DMAREQ0      2
 763 #define OMAP35XX_DMA_EXT_DMAREQ1      3
 764 #define OMAP35XX_DMA_GPMC             4
 765
 766 #define OMAP35XX_DMA_DSS_LINETRIGGER  6
 767 #define OMAP35XX_DMA_EXT_DMAREQ2      7
 768
 769 #define OMAP35XX_DMA_SPI3_TX0         15
 770 #define OMAP35XX_DMA_SPI3_RX0         16
 771 #define OMAP35XX_DMA_MCBSP3_TX        17
 772 #define OMAP35XX_DMA_MCBSP3_RX        18
 773 #define OMAP35XX_DMA_MCBSP4_TX        19
 774 #define OMAP35XX_DMA_MCBSP4_RX        20
 775 #define OMAP35XX_DMA_MCBSP5_TX        21
 776 #define OMAP35XX_DMA_MCBSP5_RX        22
 777 #define OMAP35XX_DMA_SPI3_TX1         23
 778 #define OMAP35XX_DMA_SPI3_RX1         24
 779 #define OMAP35XX_DMA_I2C3_TX          25
 780 #define OMAP35XX_DMA_I2C3_RX          26
 781 #define OMAP35XX_DMA_I2C1_TX          27
 782 #define OMAP35XX_DMA_I2C1_RX          28
 783 #define OMAP35XX_DMA_I2C2_TX          29
 784 #define OMAP35XX_DMA_I2C2_RX          30
 785 #define OMAP35XX_DMA_MCBSP1_TX        31
 786 #define OMAP35XX_DMA_MCBSP1_RX        32
 787 #define OMAP35XX_DMA_MCBSP2_TX        33
 788 #define OMAP35XX_DMA_MCBSP2_RX        34
 789 #define OMAP35XX_DMA_SPI1_TX0         35
 790 #define OMAP35XX_DMA_SPI1_RX0         36
 791 #define OMAP35XX_DMA_SPI1_TX1         37
 792 #define OMAP35XX_DMA_SPI1_RX1         38
 793 #define OMAP35XX_DMA_SPI1_TX2         39
 794 #define OMAP35XX_DMA_SPI1_RX2         40
 795 #define OMAP35XX_DMA_SPI1_TX3         41
 796 #define OMAP35XX_DMA_SPI1_RX4         42
 797 #define OMAP35XX_DMA_SPI2_TX0         43
 798 #define OMAP35XX_DMA_SPI2_RX0         44
 799 #define OMAP35XX_DMA_SPI2_TX1         45
 800 #define OMAP35XX_DMA_SPI2_RX1         46
 801 #define OMAP35XX_DMA_MMC2_TX          47
 802 #define OMAP35XX_DMA_MMC2_RX          48
 803 #define OMAP35XX_DMA_UART1_TX         49
 804 #define OMAP35XX_DMA_UART1_RX         50
 805 #define OMAP35XX_DMA_UART2_TX         51
 806 #define OMAP35XX_DMA_UART2_RX         52
 807 #define OMAP35XX_DMA_UART3_TX         53
 808 #define OMAP35XX_DMA_UART3_RX         54
 809
 810 #define OMAP35XX_DMA_MMC1_TX          61
 811 #define OMAP35XX_DMA_MMC1_RX          62
 812 #define OMAP35XX_DMA_MS               63
 813 #define OMAP35XX_DMA_EXT_DMAREQ3      64
 814
 815 #define OMAP35XX_DMA_SPI4_TX0         70
 816 #define OMAP35XX_DMA_SPI4_RX0         71
 817 #define OMAP35XX_DMA_DSS0             72
 818 #define OMAP35XX_DMA_DSS1             73
 819 #define OMAP35XX_DMA_DSS2             74
 820 #define OMAP35XX_DMA_DSS3             75
 821
 822 #define OMAP35XX_DMA_MMC3_TX          77
 823 #define OMAP35XX_DMA_MMC3_RX          78
 824
 825
 826 /* omap[123].c */
 827 struct omap_mpu_timer_s;
 828 struct omap_mpu_timer_s *omap_mpu_timer_init(target_phys_addr_t base,
 829                 qemu_irq irq, omap_clk clk);
 830
 831 struct omap_gp_timer_s;
 832 struct omap_gp_timer_s *omap_gp_timer_init(struct omap_target_agent_s *ta,
 833                 qemu_irq irq, omap_clk fclk, omap_clk iclk);
 834 void omap_gp_timer_change_clk(struct omap_gp_timer_s *timer);
 835
 836 struct omap_watchdog_timer_s;
 837 struct omap_watchdog_timer_s *omap_wd_timer_init(target_phys_addr_t base,
 838                 qemu_irq irq, omap_clk clk);
 839
 840 struct omap_32khz_timer_s;
 841 struct omap_32khz_timer_s *omap_os_timer_init(target_phys_addr_t base,
 842                 qemu_irq irq, omap_clk clk);
 843
 844 void omap_synctimer_init(struct omap_target_agent_s *ta,
 845                 struct omap_mpu_state_s *mpu, omap_clk fclk, omap_clk iclk);
 846
 847 struct omap_tipb_bridge_s;
 848 struct omap_tipb_bridge_s *omap_tipb_bridge_init(target_phys_addr_t base,
 849                 qemu_irq abort_irq, omap_clk clk);
 850
 851 struct omap_uart_s;
 852 struct omap_uart_s *omap_uart_init(target_phys_addr_t base,
 853                 qemu_irq irq, omap_clk fclk, omap_clk iclk,
 854                 qemu_irq txdma, qemu_irq rxdma, CharDriverState *chr);
 855 struct omap_uart_s *omap2_uart_init(struct omap_target_agent_s *ta,
 856                 qemu_irq irq, omap_clk fclk, omap_clk iclk,
 857                 qemu_irq txdma, qemu_irq rxdma, CharDriverState *chr);
 858 void omap_uart_reset(struct omap_uart_s *s);
 859 void omap_uart_attach(struct omap_uart_s *s, CharDriverState *chr);
 860
 861 struct omap_mpuio_s;
 862 struct omap_mpuio_s *omap_mpuio_init(target_phys_addr_t base,
 863                 qemu_irq kbd_int, qemu_irq gpio_int, qemu_irq wakeup,
 864                 omap_clk clk);
 865 qemu_irq *omap_mpuio_in_get(struct omap_mpuio_s *s);
 866 void omap_mpuio_out_set(struct omap_mpuio_s *s, int line, qemu_irq handler);
 867 void omap_mpuio_key(struct omap_mpuio_s *s, int row, int col, int down);
 868
 869 struct omap_gpio_s;
 870 struct omap_gpio_s *omap_gpio_init(target_phys_addr_t base,
 871                 qemu_irq irq, omap_clk clk);
 872 qemu_irq *omap_gpio_in_get(struct omap_gpio_s *s);
 873 void omap_gpio_out_set(struct omap_gpio_s *s, int line, qemu_irq handler);
 874
 875 struct omap_gpif_s;
 876 struct omap_gpif_s *omap2_gpio_init(struct omap_mpu_state_s *mpu,
 877                 struct omap_target_agent_s *ta,
 878                 qemu_irq *irq, omap_clk *fclk, omap_clk iclk, int modules);
 879 struct omap_gpif_s *omap3_gpif_init(void);
 880 void omap3_gpio_init(struct omap_mpu_state_s *mpu,
 881                      struct omap_gpif_s *s, struct omap_target_agent_s *ta,
 882                      qemu_irq *irq, omap_clk *fclk, omap_clk iclk, int module_index);
 883 qemu_irq *omap2_gpio_in_get(struct omap_gpif_s *s, int start);
 884 void omap2_gpio_out_set(struct omap_gpif_s *s, int line, qemu_irq handler);
 885
 886 struct uwire_slave_s {
 887     uint16_t (*receive)(void *opaque);
 888     void (*send)(void *opaque, uint16_t data);
 889     void *opaque;
 890 };
 891 struct omap_uwire_s;
 892 struct omap_uwire_s *omap_uwire_init(target_phys_addr_t base,
 893                 qemu_irq *irq, qemu_irq dma, omap_clk clk);
 894 void omap_uwire_attach(struct omap_uwire_s *s,
 895                 struct uwire_slave_s *slave, int chipselect);
 896
 897 struct omap_mcspi_s;
 898 struct omap_mcspi_s *omap_mcspi_init(struct omap_target_agent_s *ta, int chnum,
 899                 qemu_irq irq, qemu_irq *drq, omap_clk fclk, omap_clk iclk);
 900 void omap_mcspi_attach(struct omap_mcspi_s *s,
 901                 uint32_t (*txrx)(void *opaque, uint32_t, int), void *opaque,
 902                 int chipselect);
 903
 904 struct omap_rtc_s;
 905 struct omap_rtc_s *omap_rtc_init(target_phys_addr_t base,
 906                 qemu_irq *irq, omap_clk clk);
 907
 908 struct i2s_codec_s {
 909     void *opaque;
 910
 911     /* The CPU can call this if it is generating the clock signal on the
 912      * i2s port.  The CODEC can ignore it if it is set up as a clock
 913      * master and generates its own clock.  */
 914     void (*set_rate)(void *opaque, int in, int out);
 915
 916     void (*tx_swallow)(void *opaque);
 917     qemu_irq rx_swallow;
 918     qemu_irq tx_start;
 919
 920     int tx_rate;
 921     int cts;
 922     int rx_rate;
 923     int rts;
 924
 925     struct i2s_fifo_s {
 926         uint8_t *fifo;
 927         int len;
 928         int start;
 929         int size;
 930     } in, out;
 931 };
 932 struct omap_mcbsp_s;
 933 struct omap_mcbsp_s *omap_mcbsp_init(target_phys_addr_t base,
 934                 qemu_irq *irq, qemu_irq *dma, omap_clk clk);
 935 void omap_mcbsp_i2s_attach(struct omap_mcbsp_s *s, struct i2s_codec_s *slave);
 936
 937 struct omap_lpg_s;
 938 struct omap_lpg_s *omap_lpg_init(target_phys_addr_t base, omap_clk clk);
 939
 940 void omap_tap_init(struct omap_target_agent_s *ta,
 941                 struct omap_mpu_state_s *mpu);
 942
 943 struct omap_eac_s;
 944 struct omap_eac_s *omap_eac_init(struct omap_target_agent_s *ta,
 945                 qemu_irq irq, qemu_irq *drq, omap_clk fclk, omap_clk iclk);
 946
 947 /* omap_lcdc.c */
 948 struct omap_lcd_panel_s;
 949 void omap_lcdc_reset(struct omap_lcd_panel_s *s);
 950 struct omap_lcd_panel_s *omap_lcdc_init(target_phys_addr_t base, qemu_irq irq,
 951                 struct omap_dma_lcd_channel_s *dma,
 952                 ram_addr_t imif_base, ram_addr_t emiff_base, omap_clk clk);
 953
 954 /* omap_dss.c */
 955 struct rfbi_chip_s {
 956     void *opaque;
 957     void (*write)(void *opaque, int dc, uint16_t value);
 958     void (*block)(void *opaque, int dc, void *buf, size_t len, int pitch);
 959     uint16_t (*read)(void *opaque, int dc);
 960 };
 961 typedef void (*omap3_lcd_panel_fn_t)(uint8_t *, const uint8_t *, unsigned int);
 962 struct omap3_lcd_panel_s;
 963 struct omap_dss_s;
 964 void omap_dss_reset(struct omap_dss_s *s);
 965 struct omap_dss_s *omap_dss_init(struct omap_mpu_state_s *mpu,
 966                                  struct omap_target_agent_s *ta,
 967                                  qemu_irq irq, qemu_irq drq,
 968                                  omap_clk fck1, omap_clk fck2, omap_clk ck54m,
 969                                  omap_clk ick1, omap_clk ick2);
 970 void omap_rfbi_attach(struct omap_dss_s *s, int cs, struct rfbi_chip_s *chip);
 971 void omap3_lcd_panel_attach(struct omap_dss_s *s, int cs, struct omap3_lcd_panel_s *lcd_panel);
 972 void *omap3_lcd_panel_init(void);
 973
 974 /* omap_mmc.c */
 975 struct omap_mmc_s;
 976 struct omap_mmc_s *omap_mmc_init(target_phys_addr_t base,
 977                 BlockDriverState *bd,
 978                 qemu_irq irq, qemu_irq dma[], omap_clk clk);
 979 struct omap_mmc_s *omap2_mmc_init(struct omap_target_agent_s *ta,
 980                 BlockDriverState *bd, qemu_irq irq, qemu_irq dma[],
 981                 omap_clk fclk, omap_clk iclk);
 982 void omap_mmc_reset(struct omap_mmc_s *s);
 983 void omap_mmc_handlers(struct omap_mmc_s *s, qemu_irq ro, qemu_irq cover);
 984 void omap_mmc_enable(struct omap_mmc_s *s, int enable);
 985
 986 /* omap3_mmc.c */
 987 struct omap3_mmc_s;
 988 struct omap3_mmc_s *omap3_mmc_init(struct omap_target_agent_s *ta,
 989                 BlockDriverState *bd, qemu_irq irq, qemu_irq dma[],
 990                 omap_clk fclk, omap_clk iclk);
 991
 992 /* omap_i2c.c */
 993 struct omap_i2c_s;
 994 struct omap_i2c_s *omap_i2c_init(target_phys_addr_t base,
 995                 qemu_irq irq, qemu_irq *dma, omap_clk clk);
 996 struct omap_i2c_s *omap2_i2c_init(struct omap_target_agent_s *ta,
 997                 qemu_irq irq, qemu_irq *dma, omap_clk fclk, omap_clk iclk);
 998 struct omap_i2c_s *omap3_i2c_init(struct omap_target_agent_s *ta,
 999                 qemu_irq irq, qemu_irq *dma, omap_clk fclk, omap_clk iclk,
1000                 int fifosize);
1001 void omap_i2c_reset(struct omap_i2c_s *s);
1002 i2c_bus *omap_i2c_bus(struct omap_i2c_s *s);
1003
1004 /* omap3_usb.c */
1005 struct omap3_hsusb_s;
1006 struct omap3_hsusb_s *omap3_hsusb_init(struct omap_target_agent_s *otg_ta,
1007                                        struct omap_target_agent_s *host_ta,
1008                                        struct omap_target_agent_s *tll_ta,
1009                                        qemu_irq mc_irq,
1010                                        qemu_irq dma_irq,
1011                                        qemu_irq ohci_irq,
1012                                        qemu_irq ehci_irq,
1013                                        qemu_irq tll_irq);
1014
1015 # define cpu_is_omap310(cpu)            (cpu->mpu_model == omap310)
1016 # define cpu_is_omap1510(cpu)           (cpu->mpu_model == omap1510)
1017 # define cpu_is_omap1610(cpu)           (cpu->mpu_model == omap1610)
1018 # define cpu_is_omap1710(cpu)           (cpu->mpu_model == omap1710)
1019 # define cpu_is_omap2410(cpu)           (cpu->mpu_model == omap2410)
1020 # define cpu_is_omap2420(cpu)           (cpu->mpu_model == omap2420)
1021 # define cpu_is_omap2430(cpu)           (cpu->mpu_model == omap2430)
1022 # define cpu_is_omap3430(cpu)           (cpu->mpu_model == omap3430)
1023 # define cpu_is_omap3530(cpu)       (cpu->mpu_model == omap3530)
1024
1025 # define cpu_is_omap15xx(cpu)           \
1026         (cpu_is_omap310(cpu) || cpu_is_omap1510(cpu))
1027 # define cpu_is_omap16xx(cpu)           \
1028         (cpu_is_omap1610(cpu) || cpu_is_omap1710(cpu))
1029 # define cpu_is_omap24xx(cpu)           \
1030         (cpu_is_omap2410(cpu) || cpu_is_omap2420(cpu) || cpu_is_omap2430(cpu))
1031
1032 # define cpu_class_omap1(cpu)           \
1033         (cpu_is_omap15xx(cpu) || cpu_is_omap16xx(cpu))
1034 # define cpu_class_omap2(cpu)           cpu_is_omap24xx(cpu)
1035 # define cpu_class_omap3(cpu)           \
1036         (cpu_is_omap3430(cpu) || cpu_is_omap3530(cpu))
1037
1038 struct omap_mpu_state_s {
1039     enum omap_mpu_model {
1040         omap310,
1041         omap1510,
1042         omap1610,
1043         omap1710,
1044         omap2410,
1045         omap2420,
1046         omap2422,
1047         omap2423,
1048         omap2430,
1049         omap3430,
1050         omap3530,
1051     } mpu_model;
1052
1053     CPUState *env;
1054
1055     qemu_irq *irq[2];
1056     qemu_irq *drq;
1057
1058     qemu_irq wakeup;
1059
1060     struct omap_dma_port_if_s {
1061         uint32_t (*read[3])(struct omap_mpu_state_s *s,
1062                         target_phys_addr_t offset);
1063         void (*write[3])(struct omap_mpu_state_s *s,
1064                         target_phys_addr_t offset, uint32_t value);
1065         int (*addr_valid)(struct omap_mpu_state_s *s,
1066                         target_phys_addr_t addr);
1067     } port[__omap_dma_port_last];
1068
1069     unsigned long sdram_size;
1070     unsigned long sram_size;
1071
1072     /* MPUI-TIPB peripherals */
1073     struct omap_uart_s *uart[3];
1074
1075     struct omap_gpio_s *gpio;
1076
1077     struct omap_mcbsp_s *mcbsp1;
1078     struct omap_mcbsp_s *mcbsp3;
1079
1080     /* MPU public TIPB peripherals */
1081     struct omap_32khz_timer_s *os_timer;
1082
1083     struct omap_mmc_s *mmc;
1084
1085     struct omap_mpuio_s *mpuio;
1086
1087     struct omap_uwire_s *microwire;
1088
1089     struct {
1090         uint8_t output;
1091         uint8_t level;
1092         uint8_t enable;
1093         int clk;
1094     } pwl;
1095
1096     struct {
1097         uint8_t frc;
1098         uint8_t vrc;
1099         uint8_t gcr;
1100         omap_clk clk;
1101     } pwt;
1102
1103     struct omap_i2c_s *i2c[3];
1104
1105     struct omap_rtc_s *rtc;
1106
1107     struct omap_mcbsp_s *mcbsp2;
1108
1109     struct omap_lpg_s *led[2];
1110
1111     /* MPU private TIPB peripherals */
1112     struct omap_intr_handler_s *ih[2];
1113
1114     struct soc_dma_s *dma;
1115
1116     struct omap_mpu_timer_s *timer[3];
1117     struct omap_watchdog_timer_s *wdt;
1118
1119     struct omap_lcd_panel_s *lcd;
1120
1121     uint32_t ulpd_pm_regs[21];
1122     int64_t ulpd_gauge_start;
1123
1124     uint32_t func_mux_ctrl[14];
1125     uint32_t comp_mode_ctrl[1];
1126     uint32_t pull_dwn_ctrl[4];
1127     uint32_t gate_inh_ctrl[1];
1128     uint32_t voltage_ctrl[1];
1129     uint32_t test_dbg_ctrl[1];
1130     uint32_t mod_conf_ctrl[1];
1131     int compat1509;
1132
1133     uint32_t mpui_ctrl;
1134
1135     struct omap_tipb_bridge_s *private_tipb;
1136     struct omap_tipb_bridge_s *public_tipb;
1137
1138     uint32_t tcmi_regs[17];
1139
1140     struct dpll_ctl_s {
1141         uint16_t mode;
1142         omap_clk dpll;
1143     } dpll[3];
1144
1145     omap_clk clks;
1146     struct {
1147         int cold_start;
1148         int clocking_scheme;
1149         uint16_t arm_ckctl;
1150         uint16_t arm_idlect1;
1151         uint16_t arm_idlect2;
1152         uint16_t arm_ewupct;
1153         uint16_t arm_rstct1;
1154         uint16_t arm_rstct2;
1155         uint16_t arm_ckout1;
1156         int dpll1_mode;
1157         uint16_t dsp_idlect1;
1158         uint16_t dsp_idlect2;
1159         uint16_t dsp_rstct2;
1160     } clkm;
1161
1162     /* OMAP2-only peripherals */
1163     struct omap_l4_s *l4;
1164
1165     struct omap_gp_timer_s *gptimer[12];
1166
1167     struct omap_synctimer_s {
1168         uint32_t val;
1169         uint16_t readh;
1170         uint32_t sysconfig; /*OMAP3*/
1171     } synctimer;
1172
1173     struct omap_prcm_s *prcm;
1174     struct omap_sdrc_s *sdrc;
1175     struct omap_gpmc_s *gpmc;
1176     struct omap_sysctl_s *sysc;
1177
1178     struct omap_gpif_s *gpif;
1179
1180     struct omap_mcspi_s *mcspi[2];
1181
1182     struct omap_dss_s *dss;
1183
1184     struct omap_eac_s *eac;
1185
1186     /* OMAP3-only */
1187     struct omap3_prm_s *omap3_prm;
1188     struct omap3_cm_s *omap3_cm;
1189     struct omap3_wdt_s *omap3_mpu_wdt;
1190     struct omap_l3_s *omap3_l3;
1191     struct omap3_scm_s *omap3_scm;
1192     struct omap3_sms_s *omap3_sms;
1193     struct omap3_mmc_s *omap3_mmc[3];
1194     struct omap3_hsusb_s *omap3_usb;
1195 };
1196
1197 struct omap_target_agent_s {
1198     struct omap_l4_s *bus;
1199     int regions;
1200     struct omap_l4_region_s *start;
1201     target_phys_addr_t base;
1202     uint32_t component;
1203     uint32_t control;
1204     uint32_t control_h; /* OMAP3 */
1205     uint32_t status;
1206 };
1207
1208 struct omap_l4_s {
1209     target_phys_addr_t base;
1210     int ta_num;
1211     struct omap_target_agent_s ta[0];
1212 };
1213
1214 struct omap_l4_region_s {
1215     target_phys_addr_t offset;
1216     size_t size;
1217     int access;
1218 };
1219
1220 struct omap_l4_agent_info_s {
1221     int ta;
1222     int region;
1223     int regions;
1224     int ta_region;
1225 };
1226
1227 /* omap1.c */
1228 struct omap_mpu_state_s *omap310_mpu_init(unsigned long sdram_size,
1229                 const char *core);
1230
1231 /* omap2.c */
1232 struct omap_mpu_state_s *omap2420_mpu_init(unsigned long sdram_size,
1233                 const char *core);
1234
1235 /* omap3.c */
1236 struct omap_mpu_state_s *omap3530_mpu_init(unsigned long sdram_size,
1237                 const char *core);
1238 void omap3_set_mem_type(struct omap_mpu_state_s *s, int bootfrom);
1239 void omap3_set_device_type(struct omap_mpu_state_s *s, int device_type);
1240 int omap3_mmc_boot(struct omap_mpu_state_s *s);
1241
1242 # if TARGET_PHYS_ADDR_BITS == 32
1243 #  define OMAP_FMT_plx "0x%08x"
1244 # elif TARGET_PHYS_ADDR_BITS == 64
1245 #  define OMAP_FMT_plx "0x%08" PRIx64
1246 # else
1247 #  error TARGET_PHYS_ADDR_BITS undefined
1248 # endif
1249
1250 uint32_t omap_badwidth_read8(void *opaque, target_phys_addr_t addr);
1251 void omap_badwidth_write8(void *opaque, target_phys_addr_t addr,
1252                 uint32_t value);
1253 uint32_t omap_badwidth_read16(void *opaque, target_phys_addr_t addr);
1254 void omap_badwidth_write16(void *opaque, target_phys_addr_t addr,
1255                 uint32_t value);
1256 uint32_t omap_badwidth_read32(void *opaque, target_phys_addr_t addr);
1257 void omap_badwidth_write32(void *opaque, target_phys_addr_t addr,
1258                 uint32_t value);
1259
1260 void omap_mpu_wakeup(void *opaque, int irq, int req);
1261
1262 # define OMAP_BAD_REG(paddr)            \
1263         fprintf(stderr, "%s: Bad register " OMAP_FMT_plx "\n",  \
1264                         __FUNCTION__, paddr)
1265 # define OMAP_BAD_REGV(paddr, value) \
1266         fprintf(stderr, "%s: Bad register " OMAP_FMT_plx " (value " OMAP_FMT_plx ")\n", \
1267                 __FUNCTION__, paddr, value)
1268 # define OMAP_RO_REG(paddr)             \
1269         fprintf(stderr, "%s: Read-only register " OMAP_FMT_plx "\n",    \
1270                         __FUNCTION__, paddr)
1271 # define OMAP_RO_REGV(paddr, value) \
1272         fprintf(stderr, "%s: Read-only register " OMAP_FMT_plx " (value " OMAP_FMT_plx ")\n", \
1273                 __FUNCTION__, paddr, value)
1274
1275 /* OMAP-specific Linux bootloader tags for the ATAG_BOARD area
1276    (Board-specifc tags are not here)  */
1277 #define OMAP_TAG_CLOCK          0x4f01
1278 #define OMAP_TAG_MMC            0x4f02
1279 #define OMAP_TAG_SERIAL_CONSOLE 0x4f03
1280 #define OMAP_TAG_USB            0x4f04
1281 #define OMAP_TAG_LCD            0x4f05
1282 #define OMAP_TAG_GPIO_SWITCH    0x4f06
1283 #define OMAP_TAG_UART           0x4f07
1284 #define OMAP_TAG_FBMEM          0x4f08
1285 #define OMAP_TAG_STI_CONSOLE    0x4f09
1286 #define OMAP_TAG_CAMERA_SENSOR  0x4f0a
1287 #define OMAP_TAG_PARTITION      0x4f0b
1288 #define OMAP_TAG_TEA5761        0x4f10
1289 #define OMAP_TAG_TMP105         0x4f11
1290 #define OMAP_TAG_BOOT_REASON    0x4f80
1291 #define OMAP_TAG_FLASH_PART_STR 0x4f81
1292 #define OMAP_TAG_VERSION_STR    0x4f82
1293
1294 enum {
1295     OMAP_GPIOSW_TYPE_COVER      = 0 << 4,
1296     OMAP_GPIOSW_TYPE_CONNECTION = 1 << 4,
1297     OMAP_GPIOSW_TYPE_ACTIVITY   = 2 << 4,
1298 };
1299
1300 #define OMAP_GPIOSW_INVERTED    0x0001
1301 #define OMAP_GPIOSW_OUTPUT      0x0002
1302
1303 # define TCMI_VERBOSE                   1
1304 //# define MEM_VERBOSE                  1
1305
1306 # ifdef TCMI_VERBOSE
1307 #  define OMAP_8B_REG(paddr)            \
1308         fprintf(stderr, "%s: 8-bit register " OMAP_FMT_plx "\n",        \
1309                         __FUNCTION__, paddr)
1310 #  define OMAP_16B_REG(paddr)           \
1311         fprintf(stderr, "%s: 16-bit register " OMAP_FMT_plx "\n",       \
1312                         __FUNCTION__, paddr)
1313 #  define OMAP_32B_REG(paddr)           \
1314         fprintf(stderr, "%s: 32-bit register " OMAP_FMT_plx "\n",       \
1315                         __FUNCTION__, paddr)
1316 # else
1317 #  define OMAP_8B_REG(paddr)
1318 #  define OMAP_16B_REG(paddr)
1319 #  define OMAP_32B_REG(paddr)
1320 # endif
1321
1322 # define OMAP_MPUI_REG_MASK             0x000007ff
1323
1324 # ifdef MEM_VERBOSE
1325 struct io_fn {
1326     CPUReadMemoryFunc **mem_read;
1327     CPUWriteMemoryFunc **mem_write;
1328     void *opaque;
1329     int in;
1330 };
1331
1332 static uint32_t io_readb(void *opaque, target_phys_addr_t addr)
1333 {
1334     struct io_fn *s = opaque;
1335     uint32_t ret;
1336
1337     s->in ++;
1338     ret = s->mem_read[0](s->opaque, addr);
1339     s->in --;
1340     if (!s->in)
1341         fprintf(stderr, "%08x ---> %02x\n", (uint32_t) addr, ret);
1342     return ret;
1343 }
1344 static uint32_t io_readh(void *opaque, target_phys_addr_t addr)
1345 {
1346     struct io_fn *s = opaque;
1347     uint32_t ret;
1348
1349     s->in ++;
1350     ret = s->mem_read[1](s->opaque, addr);
1351     s->in --;
1352     if (!s->in)
1353         fprintf(stderr, "%08x ---> %04x\n", (uint32_t) addr, ret);
1354     return ret;
1355 }
1356 static uint32_t io_readw(void *opaque, target_phys_addr_t addr)
1357 {
1358     struct io_fn *s = opaque;
1359     uint32_t ret;
1360
1361     s->in ++;
1362     ret = s->mem_read[2](s->opaque, addr);
1363     s->in --;
1364     if (!s->in)
1365         fprintf(stderr, "%08x ---> %08x\n", (uint32_t) addr, ret);
1366     return ret;
1367 }
1368 static void io_writeb(void *opaque, target_phys_addr_t addr, uint32_t value)
1369 {
1370     struct io_fn *s = opaque;
1371
1372     if (!s->in)
1373         fprintf(stderr, "%08x <--- %02x\n", (uint32_t) addr, value);
1374     s->in ++;
1375     s->mem_write[0](s->opaque, addr, value);
1376     s->in --;
1377 }
1378 static void io_writeh(void *opaque, target_phys_addr_t addr, uint32_t value)
1379 {
1380     struct io_fn *s = opaque;
1381
1382     if (!s->in)
1383         fprintf(stderr, "%08x <--- %04x\n", (uint32_t) addr, value);
1384     s->in ++;
1385     s->mem_write[1](s->opaque, addr, value);
1386     s->in --;
1387 }
1388 static void io_writew(void *opaque, target_phys_addr_t addr, uint32_t value)
1389 {
1390     struct io_fn *s = opaque;
1391
1392     if (!s->in)
1393         fprintf(stderr, "%08x <--- %08x\n", (uint32_t) addr, value);
1394     s->in ++;
1395     s->mem_write[2](s->opaque, addr, value);
1396     s->in --;
1397 }
1398
1399 static CPUReadMemoryFunc *io_readfn[] = { io_readb, io_readh, io_readw, };
1400 static CPUWriteMemoryFunc *io_writefn[] = { io_writeb, io_writeh, io_writew, };
1401
1402 inline static int debug_register_io_memory(int io_index,
1403                 CPUReadMemoryFunc **mem_read, CPUWriteMemoryFunc **mem_write,
1404                 void *opaque)
1405 {
1406     struct io_fn *s = qemu_malloc(sizeof(struct io_fn));
1407
1408     s->mem_read = mem_read;
1409     s->mem_write = mem_write;
1410     s->opaque = opaque;
1411     s->in = 0;
1412     return cpu_register_io_memory(io_index, io_readfn, io_writefn, s);
1413 }
1414 #  define cpu_register_io_memory        debug_register_io_memory
1415 # endif
1416
1417 /* Define when we want to reduce the number of IO regions registered.  */
1418 /*# define L4_MUX_HACK*/
1419
1420 # ifdef L4_MUX_HACK
1421 #  undef l4_register_io_memory
1422 int l4_register_io_memory(int io_index, CPUReadMemoryFunc **mem_read,
1423                 CPUWriteMemoryFunc **mem_write, void *opaque);
1424 # endif
1425
1426 #endif /* hw_omap_h */