git.maemo.org Git - qemu/blob - target-mips/exec.h

   1 #if !defined(__QEMU_MIPS_EXEC_H__)
   2 #define __QEMU_MIPS_EXEC_H__
   3
   4 //#define DEBUG_OP
   5
   6 #include "config.h"
   7 #include "mips-defs.h"
   8 #include "dyngen-exec.h"
   9 #include "cpu-defs.h"
  10
  11 register struct CPUMIPSState *env asm(AREG0);
  12
  13 #if TARGET_LONG_BITS > HOST_LONG_BITS
  14 #define T0 (env->t0)
  15 #define T1 (env->t1)
  16 #else
  17 register target_ulong T0 asm(AREG1);
  18 register target_ulong T1 asm(AREG2);
  19 #endif
  20
  21 #if defined (USE_HOST_FLOAT_REGS)
  22 #error "implement me."
  23 #else
  24 #define FDT0 (env->ft0.fd)
  25 #define FDT1 (env->ft1.fd)
  26 #define FDT2 (env->ft2.fd)
  27 #define FST0 (env->ft0.fs[FP_ENDIAN_IDX])
  28 #define FST1 (env->ft1.fs[FP_ENDIAN_IDX])
  29 #define FST2 (env->ft2.fs[FP_ENDIAN_IDX])
  30 #define FSTH0 (env->ft0.fs[!FP_ENDIAN_IDX])
  31 #define FSTH1 (env->ft1.fs[!FP_ENDIAN_IDX])
  32 #define FSTH2 (env->ft2.fs[!FP_ENDIAN_IDX])
  33 #define DT0 (env->ft0.d)
  34 #define DT1 (env->ft1.d)
  35 #define DT2 (env->ft2.d)
  36 #define WT0 (env->ft0.w[FP_ENDIAN_IDX])
  37 #define WT1 (env->ft1.w[FP_ENDIAN_IDX])
  38 #define WT2 (env->ft2.w[FP_ENDIAN_IDX])
  39 #define WTH0 (env->ft0.w[!FP_ENDIAN_IDX])
  40 #define WTH1 (env->ft1.w[!FP_ENDIAN_IDX])
  41 #define WTH2 (env->ft2.w[!FP_ENDIAN_IDX])
  42 #endif
  43
  44 #include "cpu.h"
  45 #include "exec-all.h"
  46
  47 #if !defined(CONFIG_USER_ONLY)
  48 #include "softmmu_exec.h"
  49 #endif /* !defined(CONFIG_USER_ONLY) */
  50
  51 #if TARGET_LONG_BITS > HOST_LONG_BITS
  52 void do_mult (void);
  53 void do_multu (void);
  54 void do_madd (void);
  55 void do_maddu (void);
  56 void do_msub (void);
  57 void do_msubu (void);
  58 void do_muls (void);
  59 void do_mulsu (void);
  60 void do_macc (void);
  61 void do_macchi (void);
  62 void do_maccu (void);
  63 void do_macchiu (void);
  64 void do_msac (void);
  65 void do_msachi (void);
  66 void do_msacu (void);
  67 void do_msachiu (void);
  68 void do_mulhi (void);
  69 void do_mulhiu (void);
  70 void do_mulshi (void);
  71 void do_mulshiu (void);
  72 #endif
  73
  74 void do_mtc0_status_debug(uint32_t old, uint32_t val);
  75 void do_mtc0_status_irqraise_debug(void);
  76 void dump_fpu(CPUState *env);
  77 void fpu_dump_state(CPUState *env, FILE *f,
  78                     int (*fpu_fprintf)(FILE *f, const char *fmt, ...),
  79                     int flags);
  80 void dump_sc (void);
  81 void do_pmon (int function);
  82
  83 int cpu_mips_handle_mmu_fault (CPUState *env, target_ulong address, int rw,
  84                                int mmu_idx, int is_softmmu);
  85 void do_interrupt (CPUState *env);
  86 void r4k_invalidate_tlb (CPUState *env, int idx, int use_extra);
  87
  88 void cpu_loop_exit(void);
  89 void do_raise_exception_err (uint32_t exception, int error_code);
  90 void do_raise_exception (uint32_t exception);
  91
  92 void cpu_dump_state(CPUState *env, FILE *f,
  93                     int (*cpu_fprintf)(FILE *f, const char *fmt, ...),
  94                     int flags);
  95 void cpu_mips_irqctrl_init (void);
  96 uint32_t cpu_mips_get_random (CPUState *env);
  97 uint32_t cpu_mips_get_count (CPUState *env);
  98 void cpu_mips_store_count (CPUState *env, uint32_t value);
  99 void cpu_mips_store_compare (CPUState *env, uint32_t value);
 100 void cpu_mips_start_count(CPUState *env);
 101 void cpu_mips_stop_count(CPUState *env);
 102 void cpu_mips_update_irq (CPUState *env);
 103 void cpu_mips_clock_init (CPUState *env);
 104 void cpu_mips_tlb_flush (CPUState *env, int flush_global);
 105
 106 #define FOP_PROTO(op)              \
 107 void do_float_ ## op ## _s(void);  \
 108 void do_float_ ## op ## _d(void);
 109 FOP_PROTO(roundl)
 110 FOP_PROTO(roundw)
 111 FOP_PROTO(truncl)
 112 FOP_PROTO(truncw)
 113 FOP_PROTO(ceill)
 114 FOP_PROTO(ceilw)
 115 FOP_PROTO(floorl)
 116 FOP_PROTO(floorw)
 117 FOP_PROTO(rsqrt)
 118 FOP_PROTO(recip)
 119 #undef FOP_PROTO
 120
 121 #define FOP_PROTO(op)              \
 122 void do_float_ ## op ## _s(void);  \
 123 void do_float_ ## op ## _d(void);  \
 124 void do_float_ ## op ## _ps(void);
 125 FOP_PROTO(add)
 126 FOP_PROTO(sub)
 127 FOP_PROTO(mul)
 128 FOP_PROTO(div)
 129 FOP_PROTO(recip1)
 130 FOP_PROTO(recip2)
 131 FOP_PROTO(rsqrt1)
 132 FOP_PROTO(rsqrt2)
 133 #undef FOP_PROTO
 134
 135 void do_float_cvtd_s(void);
 136 void do_float_cvtd_w(void);
 137 void do_float_cvtd_l(void);
 138 void do_float_cvtl_d(void);
 139 void do_float_cvtl_s(void);
 140 void do_float_cvtps_pw(void);
 141 void do_float_cvtpw_ps(void);
 142 void do_float_cvts_d(void);
 143 void do_float_cvts_w(void);
 144 void do_float_cvts_l(void);
 145 void do_float_cvts_pl(void);
 146 void do_float_cvts_pu(void);
 147 void do_float_cvtw_s(void);
 148 void do_float_cvtw_d(void);
 149
 150 void do_float_addr_ps(void);
 151 void do_float_mulr_ps(void);
 152
 153 #define FOP_PROTO(op)                      \
 154 void do_cmp_d_ ## op(long cc);             \
 155 void do_cmpabs_d_ ## op(long cc);          \
 156 void do_cmp_s_ ## op(long cc);             \
 157 void do_cmpabs_s_ ## op(long cc);          \
 158 void do_cmp_ps_ ## op(long cc);            \
 159 void do_cmpabs_ps_ ## op(long cc);
 160
 161 FOP_PROTO(f)
 162 FOP_PROTO(un)
 163 FOP_PROTO(eq)
 164 FOP_PROTO(ueq)
 165 FOP_PROTO(olt)
 166 FOP_PROTO(ult)
 167 FOP_PROTO(ole)
 168 FOP_PROTO(ule)
 169 FOP_PROTO(sf)
 170 FOP_PROTO(ngle)
 171 FOP_PROTO(seq)
 172 FOP_PROTO(ngl)
 173 FOP_PROTO(lt)
 174 FOP_PROTO(nge)
 175 FOP_PROTO(le)
 176 FOP_PROTO(ngt)
 177 #undef FOP_PROTO
 178
 179 static always_inline void env_to_regs(void)
 180 {
 181 }
 182
 183 static always_inline void regs_to_env(void)
 184 {
 185 }
 186
 187 static always_inline int cpu_halted(CPUState *env)
 188 {
 189     if (!env->halted)
 190         return 0;
 191     if (env->interrupt_request &
 192         (CPU_INTERRUPT_HARD | CPU_INTERRUPT_TIMER)) {
 193         env->halted = 0;
 194         return 0;
 195     }
 196     return EXCP_HALTED;
 197 }
 198
 199 static always_inline void compute_hflags(CPUState *env)
 200 {
 201     env->hflags &= ~(MIPS_HFLAG_COP1X | MIPS_HFLAG_64 | MIPS_HFLAG_CP0 |
 202                      MIPS_HFLAG_F64 | MIPS_HFLAG_FPU | MIPS_HFLAG_KSU);
 203     if (!(env->CP0_Status & (1 << CP0St_EXL)) &&
 204         !(env->CP0_Status & (1 << CP0St_ERL)) &&
 205         !(env->hflags & MIPS_HFLAG_DM)) {
 206         env->hflags |= (env->CP0_Status >> CP0St_KSU) & MIPS_HFLAG_KSU;
 207     }
 208 #if defined(TARGET_MIPS64)
 209     if (((env->hflags & MIPS_HFLAG_KSU) != MIPS_HFLAG_UM) ||
 210         (env->CP0_Status & (1 << CP0St_PX)) ||
 211         (env->CP0_Status & (1 << CP0St_UX)))
 212         env->hflags |= MIPS_HFLAG_64;
 213 #endif
 214     if ((env->CP0_Status & (1 << CP0St_CU0)) ||
 215         !(env->hflags & MIPS_HFLAG_KSU))
 216         env->hflags |= MIPS_HFLAG_CP0;
 217     if (env->CP0_Status & (1 << CP0St_CU1))
 218         env->hflags |= MIPS_HFLAG_FPU;
 219     if (env->CP0_Status & (1 << CP0St_FR))
 220         env->hflags |= MIPS_HFLAG_F64;
 221     if (env->insn_flags & ISA_MIPS32R2) {
 222         if (env->fpu->fcr0 & (1 << FCR0_F64))
 223             env->hflags |= MIPS_HFLAG_COP1X;
 224     } else if (env->insn_flags & ISA_MIPS32) {
 225         if (env->hflags & MIPS_HFLAG_64)
 226             env->hflags |= MIPS_HFLAG_COP1X;
 227     } else if (env->insn_flags & ISA_MIPS4) {
 228         /* All supported MIPS IV CPUs use the XX (CU3) to enable
 229            and disable the MIPS IV extensions to the MIPS III ISA.
 230            Some other MIPS IV CPUs ignore the bit, so the check here
 231            would be too restrictive for them.  */
 232         if (env->CP0_Status & (1 << CP0St_CU3))
 233             env->hflags |= MIPS_HFLAG_COP1X;
 234     }
 235 }
 236
 237 #endif /* !defined(__QEMU_MIPS_EXEC_H__) */