Throw RI for invalid MFMC0-class instructions. Introduce optional
[qemu] / target-mips / mips-defs.h
1 #if !defined (__QEMU_MIPS_DEFS_H__)
2 #define __QEMU_MIPS_DEFS_H__
3
4 /* If we want to use 64 bits host regs... */
5 //#define USE_64BITS_REGS
6 /* If we want to use host float regs... */
7 //#define USE_HOST_FLOAT_REGS
8
9 /* real pages are variable size... */
10 #define TARGET_PAGE_BITS 12
11 /* Uses MIPS R4Kc TLB model */
12 #define MIPS_USES_R4K_TLB
13 #define MIPS_TLB_NB 16
14 #define MIPS_TLB_MAX 128
15
16 #ifdef TARGET_MIPS64
17 #define TARGET_LONG_BITS 64
18 #else
19 #define TARGET_LONG_BITS 32
20 #endif
21
22 /* Strictly follow the architecture standard: Disallow "special"
23    instruction handling for PMON/SPIM, force cycle-dependent
24    Count/Compare maintenance. */
25 //#define MIPS_STRICT_STANDARD 1
26
27 #endif /* !defined (__QEMU_MIPS_DEFS_H__) */