git.maemo.org Git - qemu/blob - target-ppc/op_helper.c

   1 /*
   2  *  PowerPC emulation helpers for qemu.
   3  *
   4  *  Copyright (c) 2003-2007 Jocelyn Mayer
   5  *
   6  * This library is free software; you can redistribute it and/or
   7  * modify it under the terms of the GNU Lesser General Public
   8  * License as published by the Free Software Foundation; either
   9  * version 2 of the License, or (at your option) any later version.
  10  *
  11  * This library is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  14  * Lesser General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU Lesser General Public
  17  * License along with this library; if not, write to the Free Software
  18  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
  19  */
  20 #include "exec.h"
  21 #include "host-utils.h"
  22 #include "helper.h"
  23
  24 #include "helper_regs.h"
  25
  26 //#define DEBUG_OP
  27 //#define DEBUG_EXCEPTIONS
  28 //#define DEBUG_SOFTWARE_TLB
  29
  30 /*****************************************************************************/
  31 /* Exceptions processing helpers */
  32
  33 void helper_raise_exception_err (uint32_t exception, uint32_t error_code)
  34 {
  35 #if 0
  36     printf("Raise exception %3x code : %d\n", exception, error_code);
  37 #endif
  38     env->exception_index = exception;
  39     env->error_code = error_code;
  40     cpu_loop_exit();
  41 }
  42
  43 void helper_raise_exception (uint32_t exception)
  44 {
  45     helper_raise_exception_err(exception, 0);
  46 }
  47
  48 /*****************************************************************************/
  49 /* Registers load and stores */
  50 target_ulong helper_load_cr (void)
  51 {
  52     return (env->crf[0] << 28) |
  53            (env->crf[1] << 24) |
  54            (env->crf[2] << 20) |
  55            (env->crf[3] << 16) |
  56            (env->crf[4] << 12) |
  57            (env->crf[5] << 8) |
  58            (env->crf[6] << 4) |
  59            (env->crf[7] << 0);
  60 }
  61
  62 void helper_store_cr (target_ulong val, uint32_t mask)
  63 {
  64     int i, sh;
  65
  66     for (i = 0, sh = 7; i < 8; i++, sh--) {
  67         if (mask & (1 << sh))
  68             env->crf[i] = (val >> (sh * 4)) & 0xFUL;
  69     }
  70 }
  71
  72 /*****************************************************************************/
  73 /* SPR accesses */
  74 void helper_load_dump_spr (uint32_t sprn)
  75 {
  76     if (loglevel != 0) {
  77         fprintf(logfile, "Read SPR %d %03x => " ADDRX "\n",
  78                 sprn, sprn, env->spr[sprn]);
  79     }
  80 }
  81
  82 void helper_store_dump_spr (uint32_t sprn)
  83 {
  84     if (loglevel != 0) {
  85         fprintf(logfile, "Write SPR %d %03x <= " ADDRX "\n",
  86                 sprn, sprn, env->spr[sprn]);
  87     }
  88 }
  89
  90 target_ulong helper_load_tbl (void)
  91 {
  92     return cpu_ppc_load_tbl(env);
  93 }
  94
  95 target_ulong helper_load_tbu (void)
  96 {
  97     return cpu_ppc_load_tbu(env);
  98 }
  99
 100 target_ulong helper_load_atbl (void)
 101 {
 102     return cpu_ppc_load_atbl(env);
 103 }
 104
 105 target_ulong helper_load_atbu (void)
 106 {
 107     return cpu_ppc_load_atbu(env);
 108 }
 109
 110 target_ulong helper_load_601_rtcl (void)
 111 {
 112     return cpu_ppc601_load_rtcl(env);
 113 }
 114
 115 target_ulong helper_load_601_rtcu (void)
 116 {
 117     return cpu_ppc601_load_rtcu(env);
 118 }
 119
 120 #if !defined(CONFIG_USER_ONLY)
 121 #if defined (TARGET_PPC64)
 122 void helper_store_asr (target_ulong val)
 123 {
 124     ppc_store_asr(env, val);
 125 }
 126 #endif
 127
 128 void helper_store_sdr1 (target_ulong val)
 129 {
 130     ppc_store_sdr1(env, val);
 131 }
 132
 133 void helper_store_tbl (target_ulong val)
 134 {
 135     cpu_ppc_store_tbl(env, val);
 136 }
 137
 138 void helper_store_tbu (target_ulong val)
 139 {
 140     cpu_ppc_store_tbu(env, val);
 141 }
 142
 143 void helper_store_atbl (target_ulong val)
 144 {
 145     cpu_ppc_store_atbl(env, val);
 146 }
 147
 148 void helper_store_atbu (target_ulong val)
 149 {
 150     cpu_ppc_store_atbu(env, val);
 151 }
 152
 153 void helper_store_601_rtcl (target_ulong val)
 154 {
 155     cpu_ppc601_store_rtcl(env, val);
 156 }
 157
 158 void helper_store_601_rtcu (target_ulong val)
 159 {
 160     cpu_ppc601_store_rtcu(env, val);
 161 }
 162
 163 target_ulong helper_load_decr (void)
 164 {
 165     return cpu_ppc_load_decr(env);
 166 }
 167
 168 void helper_store_decr (target_ulong val)
 169 {
 170     cpu_ppc_store_decr(env, val);
 171 }
 172
 173 void helper_store_hid0_601 (target_ulong val)
 174 {
 175     target_ulong hid0;
 176
 177     hid0 = env->spr[SPR_HID0];
 178     if ((val ^ hid0) & 0x00000008) {
 179         /* Change current endianness */
 180         env->hflags &= ~(1 << MSR_LE);
 181         env->hflags_nmsr &= ~(1 << MSR_LE);
 182         env->hflags_nmsr |= (1 << MSR_LE) & (((val >> 3) & 1) << MSR_LE);
 183         env->hflags |= env->hflags_nmsr;
 184         if (loglevel != 0) {
 185             fprintf(logfile, "%s: set endianness to %c => " ADDRX "\n",
 186                     __func__, val & 0x8 ? 'l' : 'b', env->hflags);
 187         }
 188     }
 189     env->spr[SPR_HID0] = (uint32_t)val;
 190 }
 191
 192 void helper_store_403_pbr (uint32_t num, target_ulong value)
 193 {
 194     if (likely(env->pb[num] != value)) {
 195         env->pb[num] = value;
 196         /* Should be optimized */
 197         tlb_flush(env, 1);
 198     }
 199 }
 200
 201 target_ulong helper_load_40x_pit (void)
 202 {
 203     return load_40x_pit(env);
 204 }
 205
 206 void helper_store_40x_pit (target_ulong val)
 207 {
 208     store_40x_pit(env, val);
 209 }
 210
 211 void helper_store_40x_dbcr0 (target_ulong val)
 212 {
 213     store_40x_dbcr0(env, val);
 214 }
 215
 216 void helper_store_40x_sler (target_ulong val)
 217 {
 218     store_40x_sler(env, val);
 219 }
 220
 221 void helper_store_booke_tcr (target_ulong val)
 222 {
 223     store_booke_tcr(env, val);
 224 }
 225
 226 void helper_store_booke_tsr (target_ulong val)
 227 {
 228     store_booke_tsr(env, val);
 229 }
 230
 231 void helper_store_ibatu (uint32_t nr, target_ulong val)
 232 {
 233     ppc_store_ibatu(env, nr, val);
 234 }
 235
 236 void helper_store_ibatl (uint32_t nr, target_ulong val)
 237 {
 238     ppc_store_ibatl(env, nr, val);
 239 }
 240
 241 void helper_store_dbatu (uint32_t nr, target_ulong val)
 242 {
 243     ppc_store_dbatu(env, nr, val);
 244 }
 245
 246 void helper_store_dbatl (uint32_t nr, target_ulong val)
 247 {
 248     ppc_store_dbatl(env, nr, val);
 249 }
 250
 251 void helper_store_601_batl (uint32_t nr, target_ulong val)
 252 {
 253     ppc_store_ibatl_601(env, nr, val);
 254 }
 255
 256 void helper_store_601_batu (uint32_t nr, target_ulong val)
 257 {
 258     ppc_store_ibatu_601(env, nr, val);
 259 }
 260 #endif
 261
 262 /*****************************************************************************/
 263 /* Memory load and stores */
 264
 265 static always_inline target_ulong addr_add(target_ulong addr, target_long arg)
 266 {
 267 #if defined(TARGET_PPC64)
 268         if (!msr_sf)
 269             return (uint32_t)(addr + arg);
 270         else
 271 #endif
 272             return addr + arg;
 273 }
 274
 275 void helper_lmw (target_ulong addr, uint32_t reg)
 276 {
 277     for (; reg < 32; reg++) {
 278         if (msr_le)
 279             env->gpr[reg] = bswap32(ldl(addr));
 280         else
 281             env->gpr[reg] = ldl(addr);
 282         addr = addr_add(addr, 4);
 283     }
 284 }
 285
 286 void helper_stmw (target_ulong addr, uint32_t reg)
 287 {
 288     for (; reg < 32; reg++) {
 289         if (msr_le)
 290             stl(addr, bswap32((uint32_t)env->gpr[reg]));
 291         else
 292             stl(addr, (uint32_t)env->gpr[reg]);
 293         addr = addr_add(addr, 4);
 294     }
 295 }
 296
 297 void helper_lsw(target_ulong addr, uint32_t nb, uint32_t reg)
 298 {
 299     int sh;
 300     for (; nb > 3; nb -= 4) {
 301         env->gpr[reg] = ldl(addr);
 302         reg = (reg + 1) % 32;
 303         addr = addr_add(addr, 4);
 304     }
 305     if (unlikely(nb > 0)) {
 306         env->gpr[reg] = 0;
 307         for (sh = 24; nb > 0; nb--, sh -= 8) {
 308             env->gpr[reg] |= ldub(addr) << sh;
 309             addr = addr_add(addr, 1);
 310         }
 311     }
 312 }
 313 /* PPC32 specification says we must generate an exception if
 314  * rA is in the range of registers to be loaded.
 315  * In an other hand, IBM says this is valid, but rA won't be loaded.
 316  * For now, I'll follow the spec...
 317  */
 318 void helper_lswx(target_ulong addr, uint32_t reg, uint32_t ra, uint32_t rb)
 319 {
 320     if (likely(xer_bc != 0)) {
 321         if (unlikely((ra != 0 && reg < ra && (reg + xer_bc) > ra) ||
 322                      (reg < rb && (reg + xer_bc) > rb))) {
 323             helper_raise_exception_err(POWERPC_EXCP_PROGRAM,
 324                                        POWERPC_EXCP_INVAL |
 325                                        POWERPC_EXCP_INVAL_LSWX);
 326         } else {
 327             helper_lsw(addr, xer_bc, reg);
 328         }
 329     }
 330 }
 331
 332 void helper_stsw(target_ulong addr, uint32_t nb, uint32_t reg)
 333 {
 334     int sh;
 335     for (; nb > 3; nb -= 4) {
 336         stl(addr, env->gpr[reg]);
 337         reg = (reg + 1) % 32;
 338         addr = addr_add(addr, 4);
 339     }
 340     if (unlikely(nb > 0)) {
 341         for (sh = 24; nb > 0; nb--, sh -= 8)
 342             stb(addr, (env->gpr[reg] >> sh) & 0xFF);
 343             addr = addr_add(addr, 1);
 344     }
 345 }
 346
 347 static void do_dcbz(target_ulong addr, int dcache_line_size)
 348 {
 349     addr &= ~(dcache_line_size - 1);
 350     int i;
 351     for (i = 0 ; i < dcache_line_size ; i += 4) {
 352         stl(addr + i , 0);
 353     }
 354     if (env->reserve == addr)
 355         env->reserve = (target_ulong)-1ULL;
 356 }
 357
 358 void helper_dcbz(target_ulong addr)
 359 {
 360     do_dcbz(addr, env->dcache_line_size);
 361 }
 362
 363 void helper_dcbz_970(target_ulong addr)
 364 {
 365     if (((env->spr[SPR_970_HID5] >> 7) & 0x3) == 1)
 366         do_dcbz(addr, 32);
 367     else
 368         do_dcbz(addr, env->dcache_line_size);
 369 }
 370
 371 void helper_icbi(target_ulong addr)
 372 {
 373     uint32_t tmp;
 374
 375     addr &= ~(env->dcache_line_size - 1);
 376     /* Invalidate one cache line :
 377      * PowerPC specification says this is to be treated like a load
 378      * (not a fetch) by the MMU. To be sure it will be so,
 379      * do the load "by hand".
 380      */
 381     tmp = ldl(addr);
 382     tb_invalidate_page_range(addr, addr + env->icache_line_size);
 383 }
 384
 385 // XXX: to be tested
 386 target_ulong helper_lscbx (target_ulong addr, uint32_t reg, uint32_t ra, uint32_t rb)
 387 {
 388     int i, c, d;
 389     d = 24;
 390     for (i = 0; i < xer_bc; i++) {
 391         c = ldub(addr);
 392         addr = addr_add(addr, 1);
 393         /* ra (if not 0) and rb are never modified */
 394         if (likely(reg != rb && (ra == 0 || reg != ra))) {
 395             env->gpr[reg] = (env->gpr[reg] & ~(0xFF << d)) | (c << d);
 396         }
 397         if (unlikely(c == xer_cmp))
 398             break;
 399         if (likely(d != 0)) {
 400             d -= 8;
 401         } else {
 402             d = 24;
 403             reg++;
 404             reg = reg & 0x1F;
 405         }
 406     }
 407     return i;
 408 }
 409
 410 /*****************************************************************************/
 411 /* Fixed point operations helpers */
 412 #if defined(TARGET_PPC64)
 413
 414 /* multiply high word */
 415 uint64_t helper_mulhd (uint64_t arg1, uint64_t arg2)
 416 {
 417     uint64_t tl, th;
 418
 419     muls64(&tl, &th, arg1, arg2);
 420     return th;
 421 }
 422
 423 /* multiply high word unsigned */
 424 uint64_t helper_mulhdu (uint64_t arg1, uint64_t arg2)
 425 {
 426     uint64_t tl, th;
 427
 428     mulu64(&tl, &th, arg1, arg2);
 429     return th;
 430 }
 431
 432 uint64_t helper_mulldo (uint64_t arg1, uint64_t arg2)
 433 {
 434     int64_t th;
 435     uint64_t tl;
 436
 437     muls64(&tl, (uint64_t *)&th, arg1, arg2);
 438     /* If th != 0 && th != -1, then we had an overflow */
 439     if (likely((uint64_t)(th + 1) <= 1)) {
 440         env->xer &= ~(1 << XER_OV);
 441     } else {
 442         env->xer |= (1 << XER_OV) | (1 << XER_SO);
 443     }
 444     return (int64_t)tl;
 445 }
 446 #endif
 447
 448 target_ulong helper_cntlzw (target_ulong t)
 449 {
 450     return clz32(t);
 451 }
 452
 453 #if defined(TARGET_PPC64)
 454 target_ulong helper_cntlzd (target_ulong t)
 455 {
 456     return clz64(t);
 457 }
 458 #endif
 459
 460 /* shift right arithmetic helper */
 461 target_ulong helper_sraw (target_ulong value, target_ulong shift)
 462 {
 463     int32_t ret;
 464
 465     if (likely(!(shift & 0x20))) {
 466         if (likely((uint32_t)shift != 0)) {
 467             shift &= 0x1f;
 468             ret = (int32_t)value >> shift;
 469             if (likely(ret >= 0 || (value & ((1 << shift) - 1)) == 0)) {
 470                 env->xer &= ~(1 << XER_CA);
 471             } else {
 472                 env->xer |= (1 << XER_CA);
 473             }
 474         } else {
 475             ret = (int32_t)value;
 476             env->xer &= ~(1 << XER_CA);
 477         }
 478     } else {
 479         ret = (int32_t)value >> 31;
 480         if (ret) {
 481             env->xer |= (1 << XER_CA);
 482         } else {
 483             env->xer &= ~(1 << XER_CA);
 484         }
 485     }
 486     return (target_long)ret;
 487 }
 488
 489 #if defined(TARGET_PPC64)
 490 target_ulong helper_srad (target_ulong value, target_ulong shift)
 491 {
 492     int64_t ret;
 493
 494     if (likely(!(shift & 0x40))) {
 495         if (likely((uint64_t)shift != 0)) {
 496             shift &= 0x3f;
 497             ret = (int64_t)value >> shift;
 498             if (likely(ret >= 0 || (value & ((1 << shift) - 1)) == 0)) {
 499                 env->xer &= ~(1 << XER_CA);
 500             } else {
 501                 env->xer |= (1 << XER_CA);
 502             }
 503         } else {
 504             ret = (int64_t)value;
 505             env->xer &= ~(1 << XER_CA);
 506         }
 507     } else {
 508         ret = (int64_t)value >> 63;
 509         if (ret) {
 510             env->xer |= (1 << XER_CA);
 511         } else {
 512             env->xer &= ~(1 << XER_CA);
 513         }
 514     }
 515     return ret;
 516 }
 517 #endif
 518
 519 target_ulong helper_popcntb (target_ulong val)
 520 {
 521     val = (val & 0x55555555) + ((val >>  1) & 0x55555555);
 522     val = (val & 0x33333333) + ((val >>  2) & 0x33333333);
 523     val = (val & 0x0f0f0f0f) + ((val >>  4) & 0x0f0f0f0f);
 524     return val;
 525 }
 526
 527 #if defined(TARGET_PPC64)
 528 target_ulong helper_popcntb_64 (target_ulong val)
 529 {
 530     val = (val & 0x5555555555555555ULL) + ((val >>  1) & 0x5555555555555555ULL);
 531     val = (val & 0x3333333333333333ULL) + ((val >>  2) & 0x3333333333333333ULL);
 532     val = (val & 0x0f0f0f0f0f0f0f0fULL) + ((val >>  4) & 0x0f0f0f0f0f0f0f0fULL);
 533     return val;
 534 }
 535 #endif
 536
 537 /*****************************************************************************/
 538 /* Floating point operations helpers */
 539 uint64_t helper_float32_to_float64(uint32_t arg)
 540 {
 541     CPU_FloatU f;
 542     CPU_DoubleU d;
 543     f.l = arg;
 544     d.d = float32_to_float64(f.f, &env->fp_status);
 545     return d.ll;
 546 }
 547
 548 uint32_t helper_float64_to_float32(uint64_t arg)
 549 {
 550     CPU_FloatU f;
 551     CPU_DoubleU d;
 552     d.ll = arg;
 553     f.f = float64_to_float32(d.d, &env->fp_status);
 554     return f.l;
 555 }
 556
 557 static always_inline int fpisneg (float64 d)
 558 {
 559     CPU_DoubleU u;
 560
 561     u.d = d;
 562
 563     return u.ll >> 63 != 0;
 564 }
 565
 566 static always_inline int isden (float64 d)
 567 {
 568     CPU_DoubleU u;
 569
 570     u.d = d;
 571
 572     return ((u.ll >> 52) & 0x7FF) == 0;
 573 }
 574
 575 static always_inline int iszero (float64 d)
 576 {
 577     CPU_DoubleU u;
 578
 579     u.d = d;
 580
 581     return (u.ll & ~0x8000000000000000ULL) == 0;
 582 }
 583
 584 static always_inline int isinfinity (float64 d)
 585 {
 586     CPU_DoubleU u;
 587
 588     u.d = d;
 589
 590     return ((u.ll >> 52) & 0x7FF) == 0x7FF &&
 591         (u.ll & 0x000FFFFFFFFFFFFFULL) == 0;
 592 }
 593
 594 #ifdef CONFIG_SOFTFLOAT
 595 static always_inline int isfinite (float64 d)
 596 {
 597     CPU_DoubleU u;
 598
 599     u.d = d;
 600
 601     return (((u.ll >> 52) & 0x7FF) != 0x7FF);
 602 }
 603
 604 static always_inline int isnormal (float64 d)
 605 {
 606     CPU_DoubleU u;
 607
 608     u.d = d;
 609
 610     uint32_t exp = (u.ll >> 52) & 0x7FF;
 611     return ((0 < exp) && (exp < 0x7FF));
 612 }
 613 #endif
 614
 615 uint32_t helper_compute_fprf (uint64_t arg, uint32_t set_fprf)
 616 {
 617     CPU_DoubleU farg;
 618     int isneg;
 619     int ret;
 620     farg.ll = arg;
 621     isneg = fpisneg(farg.d);
 622     if (unlikely(float64_is_nan(farg.d))) {
 623         if (float64_is_signaling_nan(farg.d)) {
 624             /* Signaling NaN: flags are undefined */
 625             ret = 0x00;
 626         } else {
 627             /* Quiet NaN */
 628             ret = 0x11;
 629         }
 630     } else if (unlikely(isinfinity(farg.d))) {
 631         /* +/- infinity */
 632         if (isneg)
 633             ret = 0x09;
 634         else
 635             ret = 0x05;
 636     } else {
 637         if (iszero(farg.d)) {
 638             /* +/- zero */
 639             if (isneg)
 640                 ret = 0x12;
 641             else
 642                 ret = 0x02;
 643         } else {
 644             if (isden(farg.d)) {
 645                 /* Denormalized numbers */
 646                 ret = 0x10;
 647             } else {
 648                 /* Normalized numbers */
 649                 ret = 0x00;
 650             }
 651             if (isneg) {
 652                 ret |= 0x08;
 653             } else {
 654                 ret |= 0x04;
 655             }
 656         }
 657     }
 658     if (set_fprf) {
 659         /* We update FPSCR_FPRF */
 660         env->fpscr &= ~(0x1F << FPSCR_FPRF);
 661         env->fpscr |= ret << FPSCR_FPRF;
 662     }
 663     /* We just need fpcc to update Rc1 */
 664     return ret & 0xF;
 665 }
 666
 667 /* Floating-point invalid operations exception */
 668 static always_inline uint64_t fload_invalid_op_excp (int op)
 669 {
 670     uint64_t ret = 0;
 671     int ve;
 672
 673     ve = fpscr_ve;
 674     if (op & POWERPC_EXCP_FP_VXSNAN) {
 675         /* Operation on signaling NaN */
 676         env->fpscr |= 1 << FPSCR_VXSNAN;
 677     }
 678     if (op & POWERPC_EXCP_FP_VXSOFT) {
 679         /* Software-defined condition */
 680         env->fpscr |= 1 << FPSCR_VXSOFT;
 681     }
 682     switch (op & ~(POWERPC_EXCP_FP_VXSOFT | POWERPC_EXCP_FP_VXSNAN)) {
 683     case POWERPC_EXCP_FP_VXISI:
 684         /* Magnitude subtraction of infinities */
 685         env->fpscr |= 1 << FPSCR_VXISI;
 686         goto update_arith;
 687     case POWERPC_EXCP_FP_VXIDI:
 688         /* Division of infinity by infinity */
 689         env->fpscr |= 1 << FPSCR_VXIDI;
 690         goto update_arith;
 691     case POWERPC_EXCP_FP_VXZDZ:
 692         /* Division of zero by zero */
 693         env->fpscr |= 1 << FPSCR_VXZDZ;
 694         goto update_arith;
 695     case POWERPC_EXCP_FP_VXIMZ:
 696         /* Multiplication of zero by infinity */
 697         env->fpscr |= 1 << FPSCR_VXIMZ;
 698         goto update_arith;
 699     case POWERPC_EXCP_FP_VXVC:
 700         /* Ordered comparison of NaN */
 701         env->fpscr |= 1 << FPSCR_VXVC;
 702         env->fpscr &= ~(0xF << FPSCR_FPCC);
 703         env->fpscr |= 0x11 << FPSCR_FPCC;
 704         /* We must update the target FPR before raising the exception */
 705         if (ve != 0) {
 706             env->exception_index = POWERPC_EXCP_PROGRAM;
 707             env->error_code = POWERPC_EXCP_FP | POWERPC_EXCP_FP_VXVC;
 708             /* Update the floating-point enabled exception summary */
 709             env->fpscr |= 1 << FPSCR_FEX;
 710             /* Exception is differed */
 711             ve = 0;
 712         }
 713         break;
 714     case POWERPC_EXCP_FP_VXSQRT:
 715         /* Square root of a negative number */
 716         env->fpscr |= 1 << FPSCR_VXSQRT;
 717     update_arith:
 718         env->fpscr &= ~((1 << FPSCR_FR) | (1 << FPSCR_FI));
 719         if (ve == 0) {
 720             /* Set the result to quiet NaN */
 721             ret = UINT64_MAX;
 722             env->fpscr &= ~(0xF << FPSCR_FPCC);
 723             env->fpscr |= 0x11 << FPSCR_FPCC;
 724         }
 725         break;
 726     case POWERPC_EXCP_FP_VXCVI:
 727         /* Invalid conversion */
 728         env->fpscr |= 1 << FPSCR_VXCVI;
 729         env->fpscr &= ~((1 << FPSCR_FR) | (1 << FPSCR_FI));
 730         if (ve == 0) {
 731             /* Set the result to quiet NaN */
 732             ret = UINT64_MAX;
 733             env->fpscr &= ~(0xF << FPSCR_FPCC);
 734             env->fpscr |= 0x11 << FPSCR_FPCC;
 735         }
 736         break;
 737     }
 738     /* Update the floating-point invalid operation summary */
 739     env->fpscr |= 1 << FPSCR_VX;
 740     /* Update the floating-point exception summary */
 741     env->fpscr |= 1 << FPSCR_FX;
 742     if (ve != 0) {
 743         /* Update the floating-point enabled exception summary */
 744         env->fpscr |= 1 << FPSCR_FEX;
 745         if (msr_fe0 != 0 || msr_fe1 != 0)
 746             helper_raise_exception_err(POWERPC_EXCP_PROGRAM, POWERPC_EXCP_FP | op);
 747     }
 748     return ret;
 749 }
 750
 751 static always_inline uint64_t float_zero_divide_excp (uint64_t arg1, uint64_t arg2)
 752 {
 753     env->fpscr |= 1 << FPSCR_ZX;
 754     env->fpscr &= ~((1 << FPSCR_FR) | (1 << FPSCR_FI));
 755     /* Update the floating-point exception summary */
 756     env->fpscr |= 1 << FPSCR_FX;
 757     if (fpscr_ze != 0) {
 758         /* Update the floating-point enabled exception summary */
 759         env->fpscr |= 1 << FPSCR_FEX;
 760         if (msr_fe0 != 0 || msr_fe1 != 0) {
 761             helper_raise_exception_err(POWERPC_EXCP_PROGRAM,
 762                                        POWERPC_EXCP_FP | POWERPC_EXCP_FP_ZX);
 763         }
 764     } else {
 765         /* Set the result to infinity */
 766         arg1 = ((arg1 ^ arg2) & 0x8000000000000000ULL);
 767         arg1 |= 0x7FFULL << 52;
 768     }
 769     return arg1;
 770 }
 771
 772 static always_inline void float_overflow_excp (void)
 773 {
 774     env->fpscr |= 1 << FPSCR_OX;
 775     /* Update the floating-point exception summary */
 776     env->fpscr |= 1 << FPSCR_FX;
 777     if (fpscr_oe != 0) {
 778         /* XXX: should adjust the result */
 779         /* Update the floating-point enabled exception summary */
 780         env->fpscr |= 1 << FPSCR_FEX;
 781         /* We must update the target FPR before raising the exception */
 782         env->exception_index = POWERPC_EXCP_PROGRAM;
 783         env->error_code = POWERPC_EXCP_FP | POWERPC_EXCP_FP_OX;
 784     } else {
 785         env->fpscr |= 1 << FPSCR_XX;
 786         env->fpscr |= 1 << FPSCR_FI;
 787     }
 788 }
 789
 790 static always_inline void float_underflow_excp (void)
 791 {
 792     env->fpscr |= 1 << FPSCR_UX;
 793     /* Update the floating-point exception summary */
 794     env->fpscr |= 1 << FPSCR_FX;
 795     if (fpscr_ue != 0) {
 796         /* XXX: should adjust the result */
 797         /* Update the floating-point enabled exception summary */
 798         env->fpscr |= 1 << FPSCR_FEX;
 799         /* We must update the target FPR before raising the exception */
 800         env->exception_index = POWERPC_EXCP_PROGRAM;
 801         env->error_code = POWERPC_EXCP_FP | POWERPC_EXCP_FP_UX;
 802     }
 803 }
 804
 805 static always_inline void float_inexact_excp (void)
 806 {
 807     env->fpscr |= 1 << FPSCR_XX;
 808     /* Update the floating-point exception summary */
 809     env->fpscr |= 1 << FPSCR_FX;
 810     if (fpscr_xe != 0) {
 811         /* Update the floating-point enabled exception summary */
 812         env->fpscr |= 1 << FPSCR_FEX;
 813         /* We must update the target FPR before raising the exception */
 814         env->exception_index = POWERPC_EXCP_PROGRAM;
 815         env->error_code = POWERPC_EXCP_FP | POWERPC_EXCP_FP_XX;
 816     }
 817 }
 818
 819 static always_inline void fpscr_set_rounding_mode (void)
 820 {
 821     int rnd_type;
 822
 823     /* Set rounding mode */
 824     switch (fpscr_rn) {
 825     case 0:
 826         /* Best approximation (round to nearest) */
 827         rnd_type = float_round_nearest_even;
 828         break;
 829     case 1:
 830         /* Smaller magnitude (round toward zero) */
 831         rnd_type = float_round_to_zero;
 832         break;
 833     case 2:
 834         /* Round toward +infinite */
 835         rnd_type = float_round_up;
 836         break;
 837     default:
 838     case 3:
 839         /* Round toward -infinite */
 840         rnd_type = float_round_down;
 841         break;
 842     }
 843     set_float_rounding_mode(rnd_type, &env->fp_status);
 844 }
 845
 846 void helper_fpscr_clrbit (uint32_t bit)
 847 {
 848     int prev;
 849
 850     prev = (env->fpscr >> bit) & 1;
 851     env->fpscr &= ~(1 << bit);
 852     if (prev == 1) {
 853         switch (bit) {
 854         case FPSCR_RN1:
 855         case FPSCR_RN:
 856             fpscr_set_rounding_mode();
 857             break;
 858         default:
 859             break;
 860         }
 861     }
 862 }
 863
 864 void helper_fpscr_setbit (uint32_t bit)
 865 {
 866     int prev;
 867
 868     prev = (env->fpscr >> bit) & 1;
 869     env->fpscr |= 1 << bit;
 870     if (prev == 0) {
 871         switch (bit) {
 872         case FPSCR_VX:
 873             env->fpscr |= 1 << FPSCR_FX;
 874             if (fpscr_ve)
 875                 goto raise_ve;
 876         case FPSCR_OX:
 877             env->fpscr |= 1 << FPSCR_FX;
 878             if (fpscr_oe)
 879                 goto raise_oe;
 880             break;
 881         case FPSCR_UX:
 882             env->fpscr |= 1 << FPSCR_FX;
 883             if (fpscr_ue)
 884                 goto raise_ue;
 885             break;
 886         case FPSCR_ZX:
 887             env->fpscr |= 1 << FPSCR_FX;
 888             if (fpscr_ze)
 889                 goto raise_ze;
 890             break;
 891         case FPSCR_XX:
 892             env->fpscr |= 1 << FPSCR_FX;
 893             if (fpscr_xe)
 894                 goto raise_xe;
 895             break;
 896         case FPSCR_VXSNAN:
 897         case FPSCR_VXISI:
 898         case FPSCR_VXIDI:
 899         case FPSCR_VXZDZ:
 900         case FPSCR_VXIMZ:
 901         case FPSCR_VXVC:
 902         case FPSCR_VXSOFT:
 903         case FPSCR_VXSQRT:
 904         case FPSCR_VXCVI:
 905             env->fpscr |= 1 << FPSCR_VX;
 906             env->fpscr |= 1 << FPSCR_FX;
 907             if (fpscr_ve != 0)
 908                 goto raise_ve;
 909             break;
 910         case FPSCR_VE:
 911             if (fpscr_vx != 0) {
 912             raise_ve:
 913                 env->error_code = POWERPC_EXCP_FP;
 914                 if (fpscr_vxsnan)
 915                     env->error_code |= POWERPC_EXCP_FP_VXSNAN;
 916                 if (fpscr_vxisi)
 917                     env->error_code |= POWERPC_EXCP_FP_VXISI;
 918                 if (fpscr_vxidi)
 919                     env->error_code |= POWERPC_EXCP_FP_VXIDI;
 920                 if (fpscr_vxzdz)
 921                     env->error_code |= POWERPC_EXCP_FP_VXZDZ;
 922                 if (fpscr_vximz)
 923                     env->error_code |= POWERPC_EXCP_FP_VXIMZ;
 924                 if (fpscr_vxvc)
 925                     env->error_code |= POWERPC_EXCP_FP_VXVC;
 926                 if (fpscr_vxsoft)
 927                     env->error_code |= POWERPC_EXCP_FP_VXSOFT;
 928                 if (fpscr_vxsqrt)
 929                     env->error_code |= POWERPC_EXCP_FP_VXSQRT;
 930                 if (fpscr_vxcvi)
 931                     env->error_code |= POWERPC_EXCP_FP_VXCVI;
 932                 goto raise_excp;
 933             }
 934             break;
 935         case FPSCR_OE:
 936             if (fpscr_ox != 0) {
 937             raise_oe:
 938                 env->error_code = POWERPC_EXCP_FP | POWERPC_EXCP_FP_OX;
 939                 goto raise_excp;
 940             }
 941             break;
 942         case FPSCR_UE:
 943             if (fpscr_ux != 0) {
 944             raise_ue:
 945                 env->error_code = POWERPC_EXCP_FP | POWERPC_EXCP_FP_UX;
 946                 goto raise_excp;
 947             }
 948             break;
 949         case FPSCR_ZE:
 950             if (fpscr_zx != 0) {
 951             raise_ze:
 952                 env->error_code = POWERPC_EXCP_FP | POWERPC_EXCP_FP_ZX;
 953                 goto raise_excp;
 954             }
 955             break;
 956         case FPSCR_XE:
 957             if (fpscr_xx != 0) {
 958             raise_xe:
 959                 env->error_code = POWERPC_EXCP_FP | POWERPC_EXCP_FP_XX;
 960                 goto raise_excp;
 961             }
 962             break;
 963         case FPSCR_RN1:
 964         case FPSCR_RN:
 965             fpscr_set_rounding_mode();
 966             break;
 967         default:
 968             break;
 969         raise_excp:
 970             /* Update the floating-point enabled exception summary */
 971             env->fpscr |= 1 << FPSCR_FEX;
 972                 /* We have to update Rc1 before raising the exception */
 973             env->exception_index = POWERPC_EXCP_PROGRAM;
 974             break;
 975         }
 976     }
 977 }
 978
 979 void helper_store_fpscr (uint64_t arg, uint32_t mask)
 980 {
 981     /*
 982      * We use only the 32 LSB of the incoming fpr
 983      */
 984     uint32_t prev, new;
 985     int i;
 986
 987     prev = env->fpscr;
 988     new = (uint32_t)arg;
 989     new &= ~0x60000000;
 990     new |= prev & 0x60000000;
 991     for (i = 0; i < 8; i++) {
 992         if (mask & (1 << i)) {
 993             env->fpscr &= ~(0xF << (4 * i));
 994             env->fpscr |= new & (0xF << (4 * i));
 995         }
 996     }
 997     /* Update VX and FEX */
 998     if (fpscr_ix != 0)
 999         env->fpscr |= 1 << FPSCR_VX;
1000     else
1001         env->fpscr &= ~(1 << FPSCR_VX);
1002     if ((fpscr_ex & fpscr_eex) != 0) {
1003         env->fpscr |= 1 << FPSCR_FEX;
1004         env->exception_index = POWERPC_EXCP_PROGRAM;
1005         /* XXX: we should compute it properly */
1006         env->error_code = POWERPC_EXCP_FP;
1007     }
1008     else
1009         env->fpscr &= ~(1 << FPSCR_FEX);
1010     fpscr_set_rounding_mode();
1011 }
1012
1013 void helper_float_check_status (void)
1014 {
1015 #ifdef CONFIG_SOFTFLOAT
1016     if (env->exception_index == POWERPC_EXCP_PROGRAM &&
1017         (env->error_code & POWERPC_EXCP_FP)) {
1018         /* Differred floating-point exception after target FPR update */
1019         if (msr_fe0 != 0 || msr_fe1 != 0)
1020             helper_raise_exception_err(env->exception_index, env->error_code);
1021     } else {
1022         int status = get_float_exception_flags(&env->fp_status);
1023         if (status & float_flag_overflow) {
1024             float_overflow_excp();
1025         } else if (status & float_flag_underflow) {
1026             float_underflow_excp();
1027         } else if (status & float_flag_inexact) {
1028             float_inexact_excp();
1029         }
1030     }
1031 #else
1032     if (env->exception_index == POWERPC_EXCP_PROGRAM &&
1033         (env->error_code & POWERPC_EXCP_FP)) {
1034         /* Differred floating-point exception after target FPR update */
1035         if (msr_fe0 != 0 || msr_fe1 != 0)
1036             helper_raise_exception_err(env->exception_index, env->error_code);
1037     }
1038 #endif
1039 }
1040
1041 #ifdef CONFIG_SOFTFLOAT
1042 void helper_reset_fpstatus (void)
1043 {
1044     set_float_exception_flags(0, &env->fp_status);
1045 }
1046 #endif
1047
1048 /* fadd - fadd. */
1049 uint64_t helper_fadd (uint64_t arg1, uint64_t arg2)
1050 {
1051     CPU_DoubleU farg1, farg2;
1052
1053     farg1.ll = arg1;
1054     farg2.ll = arg2;
1055 #if USE_PRECISE_EMULATION
1056     if (unlikely(float64_is_signaling_nan(farg1.d) ||
1057                  float64_is_signaling_nan(farg2.d))) {
1058         /* sNaN addition */
1059         farg1.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXSNAN);
1060     } else if (likely(isfinite(farg1.d) || isfinite(farg2.d) ||
1061                       fpisneg(farg1.d) == fpisneg(farg2.d))) {
1062         farg1.d = float64_add(farg1.d, farg2.d, &env->fp_status);
1063     } else {
1064         /* Magnitude subtraction of infinities */
1065         farg1.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXISI);
1066     }
1067 #else
1068     farg1.d = float64_add(farg1.d, farg2.d, &env->fp_status);
1069 #endif
1070     return farg1.ll;
1071 }
1072
1073 /* fsub - fsub. */
1074 uint64_t helper_fsub (uint64_t arg1, uint64_t arg2)
1075 {
1076     CPU_DoubleU farg1, farg2;
1077
1078     farg1.ll = arg1;
1079     farg2.ll = arg2;
1080 #if USE_PRECISE_EMULATION
1081 {
1082     if (unlikely(float64_is_signaling_nan(farg1.d) ||
1083                  float64_is_signaling_nan(farg2.d))) {
1084         /* sNaN subtraction */
1085         farg1.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXSNAN);
1086     } else if (likely(isfinite(farg1.d) || isfinite(farg2.d) ||
1087                       fpisneg(farg1.d) != fpisneg(farg2.d))) {
1088         farg1.d = float64_sub(farg1.d, farg2.d, &env->fp_status);
1089     } else {
1090         /* Magnitude subtraction of infinities */
1091         farg1.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXISI);
1092     }
1093 }
1094 #else
1095     farg1.d = float64_sub(farg1.d, farg2.d, &env->fp_status);
1096 #endif
1097     return farg1.ll;
1098 }
1099
1100 /* fmul - fmul. */
1101 uint64_t helper_fmul (uint64_t arg1, uint64_t arg2)
1102 {
1103     CPU_DoubleU farg1, farg2;
1104
1105     farg1.ll = arg1;
1106     farg2.ll = arg2;
1107 #if USE_PRECISE_EMULATION
1108     if (unlikely(float64_is_signaling_nan(farg1.d) ||
1109                  float64_is_signaling_nan(farg2.d))) {
1110         /* sNaN multiplication */
1111         farg1.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXSNAN);
1112     } else if (unlikely((isinfinity(farg1.d) && iszero(farg2.d)) ||
1113                         (iszero(farg1.d) && isinfinity(farg2.d)))) {
1114         /* Multiplication of zero by infinity */
1115         farg1.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXIMZ);
1116     } else {
1117         farg1.d = float64_mul(farg1.d, farg2.d, &env->fp_status);
1118     }
1119 #else
1120     farg1.d = float64_mul(farg1.d, farg2.d, &env->fp_status);
1121 #endif
1122     return farg1.ll;
1123 }
1124
1125 /* fdiv - fdiv. */
1126 uint64_t helper_fdiv (uint64_t arg1, uint64_t arg2)
1127 {
1128     CPU_DoubleU farg1, farg2;
1129
1130     farg1.ll = arg1;
1131     farg2.ll = arg2;
1132 #if USE_PRECISE_EMULATION
1133     if (unlikely(float64_is_signaling_nan(farg1.d) ||
1134                  float64_is_signaling_nan(farg2.d))) {
1135         /* sNaN division */
1136         farg1.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXSNAN);
1137     } else if (unlikely(isinfinity(farg1.d) && isinfinity(farg2.d))) {
1138         /* Division of infinity by infinity */
1139         farg1.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXIDI);
1140     } else if (unlikely(iszero(farg2.d))) {
1141         if (iszero(farg1.d)) {
1142             /* Division of zero by zero */
1143             farg1.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXZDZ);
1144         } else {
1145             /* Division by zero */
1146             farg1.ll = float_zero_divide_excp(farg1.d, farg2.d);
1147         }
1148     } else {
1149         farg1.d = float64_div(farg1.d, farg2.d, &env->fp_status);
1150     }
1151 #else
1152     farg1.d = float64_div(farg1.d, farg2.d, &env->fp_status);
1153 #endif
1154     return farg1.ll;
1155 }
1156
1157 /* fabs */
1158 uint64_t helper_fabs (uint64_t arg)
1159 {
1160     CPU_DoubleU farg;
1161
1162     farg.ll = arg;
1163     farg.d = float64_abs(farg.d);
1164     return farg.ll;
1165 }
1166
1167 /* fnabs */
1168 uint64_t helper_fnabs (uint64_t arg)
1169 {
1170     CPU_DoubleU farg;
1171
1172     farg.ll = arg;
1173     farg.d = float64_abs(farg.d);
1174     farg.d = float64_chs(farg.d);
1175     return farg.ll;
1176 }
1177
1178 /* fneg */
1179 uint64_t helper_fneg (uint64_t arg)
1180 {
1181     CPU_DoubleU farg;
1182
1183     farg.ll = arg;
1184     farg.d = float64_chs(farg.d);
1185     return farg.ll;
1186 }
1187
1188 /* fctiw - fctiw. */
1189 uint64_t helper_fctiw (uint64_t arg)
1190 {
1191     CPU_DoubleU farg;
1192     farg.ll = arg;
1193
1194     if (unlikely(float64_is_signaling_nan(farg.d))) {
1195         /* sNaN conversion */
1196         farg.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXSNAN | POWERPC_EXCP_FP_VXCVI);
1197     } else if (unlikely(float64_is_nan(farg.d) || isinfinity(farg.d))) {
1198         /* qNan / infinity conversion */
1199         farg.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXCVI);
1200     } else {
1201         farg.ll = float64_to_int32(farg.d, &env->fp_status);
1202 #if USE_PRECISE_EMULATION
1203         /* XXX: higher bits are not supposed to be significant.
1204          *     to make tests easier, return the same as a real PowerPC 750
1205          */
1206         farg.ll |= 0xFFF80000ULL << 32;
1207 #endif
1208     }
1209     return farg.ll;
1210 }
1211
1212 /* fctiwz - fctiwz. */
1213 uint64_t helper_fctiwz (uint64_t arg)
1214 {
1215     CPU_DoubleU farg;
1216     farg.ll = arg;
1217
1218     if (unlikely(float64_is_signaling_nan(farg.d))) {
1219         /* sNaN conversion */
1220         farg.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXSNAN | POWERPC_EXCP_FP_VXCVI);
1221     } else if (unlikely(float64_is_nan(farg.d) || isinfinity(farg.d))) {
1222         /* qNan / infinity conversion */
1223         farg.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXCVI);
1224     } else {
1225         farg.ll = float64_to_int32_round_to_zero(farg.d, &env->fp_status);
1226 #if USE_PRECISE_EMULATION
1227         /* XXX: higher bits are not supposed to be significant.
1228          *     to make tests easier, return the same as a real PowerPC 750
1229          */
1230         farg.ll |= 0xFFF80000ULL << 32;
1231 #endif
1232     }
1233     return farg.ll;
1234 }
1235
1236 #if defined(TARGET_PPC64)
1237 /* fcfid - fcfid. */
1238 uint64_t helper_fcfid (uint64_t arg)
1239 {
1240     CPU_DoubleU farg;
1241     farg.d = int64_to_float64(arg, &env->fp_status);
1242     return farg.ll;
1243 }
1244
1245 /* fctid - fctid. */
1246 uint64_t helper_fctid (uint64_t arg)
1247 {
1248     CPU_DoubleU farg;
1249     farg.ll = arg;
1250
1251     if (unlikely(float64_is_signaling_nan(farg.d))) {
1252         /* sNaN conversion */
1253         farg.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXSNAN | POWERPC_EXCP_FP_VXCVI);
1254     } else if (unlikely(float64_is_nan(farg.d) || isinfinity(farg.d))) {
1255         /* qNan / infinity conversion */
1256         farg.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXCVI);
1257     } else {
1258         farg.ll = float64_to_int64(farg.d, &env->fp_status);
1259     }
1260     return farg.ll;
1261 }
1262
1263 /* fctidz - fctidz. */
1264 uint64_t helper_fctidz (uint64_t arg)
1265 {
1266     CPU_DoubleU farg;
1267     farg.ll = arg;
1268
1269     if (unlikely(float64_is_signaling_nan(farg.d))) {
1270         /* sNaN conversion */
1271         farg.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXSNAN | POWERPC_EXCP_FP_VXCVI);
1272     } else if (unlikely(float64_is_nan(farg.d) || isinfinity(farg.d))) {
1273         /* qNan / infinity conversion */
1274         farg.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXCVI);
1275     } else {
1276         farg.ll = float64_to_int64_round_to_zero(farg.d, &env->fp_status);
1277     }
1278     return farg.ll;
1279 }
1280
1281 #endif
1282
1283 static always_inline uint64_t do_fri (uint64_t arg, int rounding_mode)
1284 {
1285     CPU_DoubleU farg;
1286     farg.ll = arg;
1287
1288     if (unlikely(float64_is_signaling_nan(farg.d))) {
1289         /* sNaN round */
1290         farg.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXSNAN | POWERPC_EXCP_FP_VXCVI);
1291     } else if (unlikely(float64_is_nan(farg.d) || isinfinity(farg.d))) {
1292         /* qNan / infinity round */
1293         farg.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXCVI);
1294     } else {
1295         set_float_rounding_mode(rounding_mode, &env->fp_status);
1296         farg.ll = float64_round_to_int(farg.d, &env->fp_status);
1297         /* Restore rounding mode from FPSCR */
1298         fpscr_set_rounding_mode();
1299     }
1300     return farg.ll;
1301 }
1302
1303 uint64_t helper_frin (uint64_t arg)
1304 {
1305     return do_fri(arg, float_round_nearest_even);
1306 }
1307
1308 uint64_t helper_friz (uint64_t arg)
1309 {
1310     return do_fri(arg, float_round_to_zero);
1311 }
1312
1313 uint64_t helper_frip (uint64_t arg)
1314 {
1315     return do_fri(arg, float_round_up);
1316 }
1317
1318 uint64_t helper_frim (uint64_t arg)
1319 {
1320     return do_fri(arg, float_round_down);
1321 }
1322
1323 /* fmadd - fmadd. */
1324 uint64_t helper_fmadd (uint64_t arg1, uint64_t arg2, uint64_t arg3)
1325 {
1326     CPU_DoubleU farg1, farg2, farg3;
1327
1328     farg1.ll = arg1;
1329     farg2.ll = arg2;
1330     farg3.ll = arg3;
1331 #if USE_PRECISE_EMULATION
1332     if (unlikely(float64_is_signaling_nan(farg1.d) ||
1333                  float64_is_signaling_nan(farg2.d) ||
1334                  float64_is_signaling_nan(farg3.d))) {
1335         /* sNaN operation */
1336         farg1.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXSNAN);
1337     } else {
1338 #ifdef FLOAT128
1339         /* This is the way the PowerPC specification defines it */
1340         float128 ft0_128, ft1_128;
1341
1342         ft0_128 = float64_to_float128(farg1.d, &env->fp_status);
1343         ft1_128 = float64_to_float128(farg2.d, &env->fp_status);
1344         ft0_128 = float128_mul(ft0_128, ft1_128, &env->fp_status);
1345         ft1_128 = float64_to_float128(farg3.d, &env->fp_status);
1346         ft0_128 = float128_add(ft0_128, ft1_128, &env->fp_status);
1347         farg1.d = float128_to_float64(ft0_128, &env->fp_status);
1348 #else
1349         /* This is OK on x86 hosts */
1350         farg1.d = (farg1.d * farg2.d) + farg3.d;
1351 #endif
1352     }
1353 #else
1354     farg1.d = float64_mul(farg1.d, farg2.d, &env->fp_status);
1355     farg1.d = float64_add(farg1.d, farg3.d, &env->fp_status);
1356 #endif
1357     return farg1.ll;
1358 }
1359
1360 /* fmsub - fmsub. */
1361 uint64_t helper_fmsub (uint64_t arg1, uint64_t arg2, uint64_t arg3)
1362 {
1363     CPU_DoubleU farg1, farg2, farg3;
1364
1365     farg1.ll = arg1;
1366     farg2.ll = arg2;
1367     farg3.ll = arg3;
1368 #if USE_PRECISE_EMULATION
1369     if (unlikely(float64_is_signaling_nan(farg1.d) ||
1370                  float64_is_signaling_nan(farg2.d) ||
1371                  float64_is_signaling_nan(farg3.d))) {
1372         /* sNaN operation */
1373         farg1.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXSNAN);
1374     } else {
1375 #ifdef FLOAT128
1376         /* This is the way the PowerPC specification defines it */
1377         float128 ft0_128, ft1_128;
1378
1379         ft0_128 = float64_to_float128(farg1.d, &env->fp_status);
1380         ft1_128 = float64_to_float128(farg2.d, &env->fp_status);
1381         ft0_128 = float128_mul(ft0_128, ft1_128, &env->fp_status);
1382         ft1_128 = float64_to_float128(farg3.d, &env->fp_status);
1383         ft0_128 = float128_sub(ft0_128, ft1_128, &env->fp_status);
1384         farg1.d = float128_to_float64(ft0_128, &env->fp_status);
1385 #else
1386         /* This is OK on x86 hosts */
1387         farg1.d = (farg1.d * farg2.d) - farg3.d;
1388 #endif
1389     }
1390 #else
1391     farg1.d = float64_mul(farg1.d, farg2.d, &env->fp_status);
1392     farg1.d = float64_sub(farg1.d, farg3.d, &env->fp_status);
1393 #endif
1394     return farg1.ll;
1395 }
1396
1397 /* fnmadd - fnmadd. */
1398 uint64_t helper_fnmadd (uint64_t arg1, uint64_t arg2, uint64_t arg3)
1399 {
1400     CPU_DoubleU farg1, farg2, farg3;
1401
1402     farg1.ll = arg1;
1403     farg2.ll = arg2;
1404     farg3.ll = arg3;
1405
1406     if (unlikely(float64_is_signaling_nan(farg1.d) ||
1407                  float64_is_signaling_nan(farg2.d) ||
1408                  float64_is_signaling_nan(farg3.d))) {
1409         /* sNaN operation */
1410         farg1.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXSNAN);
1411     } else {
1412 #if USE_PRECISE_EMULATION
1413 #ifdef FLOAT128
1414         /* This is the way the PowerPC specification defines it */
1415         float128 ft0_128, ft1_128;
1416
1417         ft0_128 = float64_to_float128(farg1.d, &env->fp_status);
1418         ft1_128 = float64_to_float128(farg2.d, &env->fp_status);
1419         ft0_128 = float128_mul(ft0_128, ft1_128, &env->fp_status);
1420         ft1_128 = float64_to_float128(farg3.d, &env->fp_status);
1421         ft0_128 = float128_add(ft0_128, ft1_128, &env->fp_status);
1422         farg1.d= float128_to_float64(ft0_128, &env->fp_status);
1423 #else
1424         /* This is OK on x86 hosts */
1425         farg1.d = (farg1.d * farg2.d) + farg3.d;
1426 #endif
1427 #else
1428         farg1.d = float64_mul(farg1.d, farg2.d, &env->fp_status);
1429         farg1.d = float64_add(farg1.d, farg3.d, &env->fp_status);
1430 #endif
1431         if (likely(!float64_is_nan(farg1.d)))
1432             farg1.d = float64_chs(farg1.d);
1433     }
1434     return farg1.ll;
1435 }
1436
1437 /* fnmsub - fnmsub. */
1438 uint64_t helper_fnmsub (uint64_t arg1, uint64_t arg2, uint64_t arg3)
1439 {
1440     CPU_DoubleU farg1, farg2, farg3;
1441
1442     farg1.ll = arg1;
1443     farg2.ll = arg2;
1444     farg3.ll = arg3;
1445
1446     if (unlikely(float64_is_signaling_nan(farg1.d) ||
1447                  float64_is_signaling_nan(farg2.d) ||
1448                  float64_is_signaling_nan(farg3.d))) {
1449         /* sNaN operation */
1450         farg1.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXSNAN);
1451     } else {
1452 #if USE_PRECISE_EMULATION
1453 #ifdef FLOAT128
1454         /* This is the way the PowerPC specification defines it */
1455         float128 ft0_128, ft1_128;
1456
1457         ft0_128 = float64_to_float128(farg1.d, &env->fp_status);
1458         ft1_128 = float64_to_float128(farg2.d, &env->fp_status);
1459         ft0_128 = float128_mul(ft0_128, ft1_128, &env->fp_status);
1460         ft1_128 = float64_to_float128(farg3.d, &env->fp_status);
1461         ft0_128 = float128_sub(ft0_128, ft1_128, &env->fp_status);
1462         farg1.d = float128_to_float64(ft0_128, &env->fp_status);
1463 #else
1464         /* This is OK on x86 hosts */
1465         farg1.d = (farg1.d * farg2.d) - farg3.d;
1466 #endif
1467 #else
1468         farg1.d = float64_mul(farg1.d, farg2.d, &env->fp_status);
1469         farg1.d = float64_sub(farg1.d, farg3.d, &env->fp_status);
1470 #endif
1471         if (likely(!float64_is_nan(farg1.d)))
1472             farg1.d = float64_chs(farg1.d);
1473     }
1474     return farg1.ll;
1475 }
1476
1477 /* frsp - frsp. */
1478 uint64_t helper_frsp (uint64_t arg)
1479 {
1480     CPU_DoubleU farg;
1481     farg.ll = arg;
1482
1483 #if USE_PRECISE_EMULATION
1484     if (unlikely(float64_is_signaling_nan(farg.d))) {
1485         /* sNaN square root */
1486        farg.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXSNAN);
1487     } else {
1488        farg.d = float64_to_float32(farg.d, &env->fp_status);
1489     }
1490 #else
1491     farg.d = float64_to_float32(farg.d, &env->fp_status);
1492 #endif
1493     return farg.ll;
1494 }
1495
1496 /* fsqrt - fsqrt. */
1497 uint64_t helper_fsqrt (uint64_t arg)
1498 {
1499     CPU_DoubleU farg;
1500     farg.ll = arg;
1501
1502     if (unlikely(float64_is_signaling_nan(farg.d))) {
1503         /* sNaN square root */
1504         farg.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXSNAN);
1505     } else if (unlikely(fpisneg(farg.d) && !iszero(farg.d))) {
1506         /* Square root of a negative nonzero number */
1507         farg.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXSQRT);
1508     } else {
1509         farg.d = float64_sqrt(farg.d, &env->fp_status);
1510     }
1511     return farg.ll;
1512 }
1513
1514 /* fre - fre. */
1515 uint64_t helper_fre (uint64_t arg)
1516 {
1517     CPU_DoubleU farg;
1518     farg.ll = arg;
1519
1520     if (unlikely(float64_is_signaling_nan(farg.d))) {
1521         /* sNaN reciprocal */
1522         farg.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXSNAN);
1523     } else if (unlikely(iszero(farg.d))) {
1524         /* Zero reciprocal */
1525         farg.ll = float_zero_divide_excp(1.0, farg.d);
1526     } else if (likely(isnormal(farg.d))) {
1527         farg.d = float64_div(1.0, farg.d, &env->fp_status);
1528     } else {
1529         if (farg.ll == 0x8000000000000000ULL) {
1530             farg.ll = 0xFFF0000000000000ULL;
1531         } else if (farg.ll == 0x0000000000000000ULL) {
1532             farg.ll = 0x7FF0000000000000ULL;
1533         } else if (float64_is_nan(farg.d)) {
1534             farg.ll = 0x7FF8000000000000ULL;
1535         } else if (fpisneg(farg.d)) {
1536             farg.ll = 0x8000000000000000ULL;
1537         } else {
1538             farg.ll = 0x0000000000000000ULL;
1539         }
1540     }
1541     return farg.d;
1542 }
1543
1544 /* fres - fres. */
1545 uint64_t helper_fres (uint64_t arg)
1546 {
1547     CPU_DoubleU farg;
1548     farg.ll = arg;
1549
1550     if (unlikely(float64_is_signaling_nan(farg.d))) {
1551         /* sNaN reciprocal */
1552         farg.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXSNAN);
1553     } else if (unlikely(iszero(farg.d))) {
1554         /* Zero reciprocal */
1555         farg.ll = float_zero_divide_excp(1.0, farg.d);
1556     } else if (likely(isnormal(farg.d))) {
1557 #if USE_PRECISE_EMULATION
1558         farg.d = float64_div(1.0, farg.d, &env->fp_status);
1559         farg.d = float64_to_float32(farg.d, &env->fp_status);
1560 #else
1561         farg.d = float32_div(1.0, farg.d, &env->fp_status);
1562 #endif
1563     } else {
1564         if (farg.ll == 0x8000000000000000ULL) {
1565             farg.ll = 0xFFF0000000000000ULL;
1566         } else if (farg.ll == 0x0000000000000000ULL) {
1567             farg.ll = 0x7FF0000000000000ULL;
1568         } else if (float64_is_nan(farg.d)) {
1569             farg.ll = 0x7FF8000000000000ULL;
1570         } else if (fpisneg(farg.d)) {
1571             farg.ll = 0x8000000000000000ULL;
1572         } else {
1573             farg.ll = 0x0000000000000000ULL;
1574         }
1575     }
1576     return farg.ll;
1577 }
1578
1579 /* frsqrte  - frsqrte. */
1580 uint64_t helper_frsqrte (uint64_t arg)
1581 {
1582     CPU_DoubleU farg;
1583     farg.ll = arg;
1584
1585     if (unlikely(float64_is_signaling_nan(farg.d))) {
1586         /* sNaN reciprocal square root */
1587         farg.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXSNAN);
1588     } else if (unlikely(fpisneg(farg.d) && !iszero(farg.d))) {
1589         /* Reciprocal square root of a negative nonzero number */
1590         farg.ll = fload_invalid_op_excp(POWERPC_EXCP_FP_VXSQRT);
1591     } else if (likely(isnormal(farg.d))) {
1592         farg.d = float64_sqrt(farg.d, &env->fp_status);
1593         farg.d = float32_div(1.0, farg.d, &env->fp_status);
1594     } else {
1595         if (farg.ll == 0x8000000000000000ULL) {
1596             farg.ll = 0xFFF0000000000000ULL;
1597         } else if (farg.ll == 0x0000000000000000ULL) {
1598             farg.ll = 0x7FF0000000000000ULL;
1599         } else if (float64_is_nan(farg.d)) {
1600             farg.ll |= 0x000FFFFFFFFFFFFFULL;
1601         } else if (fpisneg(farg.d)) {
1602             farg.ll = 0x7FF8000000000000ULL;
1603         } else {
1604             farg.ll = 0x0000000000000000ULL;
1605         }
1606     }
1607     return farg.ll;
1608 }
1609
1610 /* fsel - fsel. */
1611 uint64_t helper_fsel (uint64_t arg1, uint64_t arg2, uint64_t arg3)
1612 {
1613     CPU_DoubleU farg1;
1614
1615     farg1.ll = arg1;
1616
1617     if (!fpisneg(farg1.d) || iszero(farg1.d))
1618         return arg2;
1619     else
1620         return arg3;
1621 }
1622
1623 void helper_fcmpu (uint64_t arg1, uint64_t arg2, uint32_t crfD)
1624 {
1625     CPU_DoubleU farg1, farg2;
1626     uint32_t ret = 0;
1627     farg1.ll = arg1;
1628     farg2.ll = arg2;
1629
1630     if (unlikely(float64_is_nan(farg1.d) ||
1631                  float64_is_nan(farg2.d))) {
1632         ret = 0x01UL;
1633     } else if (float64_lt(farg1.d, farg2.d, &env->fp_status)) {
1634         ret = 0x08UL;
1635     } else if (!float64_le(farg1.d, farg2.d, &env->fp_status)) {
1636         ret = 0x04UL;
1637     } else {
1638         ret = 0x02UL;
1639     }
1640
1641     env->fpscr &= ~(0x0F << FPSCR_FPRF);
1642     env->fpscr |= ret << FPSCR_FPRF;
1643     env->crf[crfD] = ret;
1644     if (unlikely(ret == 0x01UL
1645                  && (float64_is_signaling_nan(farg1.d) ||
1646                      float64_is_signaling_nan(farg2.d)))) {
1647         /* sNaN comparison */
1648         fload_invalid_op_excp(POWERPC_EXCP_FP_VXSNAN);
1649     }
1650 }
1651
1652 void helper_fcmpo (uint64_t arg1, uint64_t arg2, uint32_t crfD)
1653 {
1654     CPU_DoubleU farg1, farg2;
1655     uint32_t ret = 0;
1656     farg1.ll = arg1;
1657     farg2.ll = arg2;
1658
1659     if (unlikely(float64_is_nan(farg1.d) ||
1660                  float64_is_nan(farg2.d))) {
1661         ret = 0x01UL;
1662     } else if (float64_lt(farg1.d, farg2.d, &env->fp_status)) {
1663         ret = 0x08UL;
1664     } else if (!float64_le(farg1.d, farg2.d, &env->fp_status)) {
1665         ret = 0x04UL;
1666     } else {
1667         ret = 0x02UL;
1668     }
1669
1670     env->fpscr &= ~(0x0F << FPSCR_FPRF);
1671     env->fpscr |= ret << FPSCR_FPRF;
1672     env->crf[crfD] = ret;
1673     if (unlikely (ret == 0x01UL)) {
1674         if (float64_is_signaling_nan(farg1.d) ||
1675             float64_is_signaling_nan(farg2.d)) {
1676             /* sNaN comparison */
1677             fload_invalid_op_excp(POWERPC_EXCP_FP_VXSNAN |
1678                                   POWERPC_EXCP_FP_VXVC);
1679         } else {
1680             /* qNaN comparison */
1681             fload_invalid_op_excp(POWERPC_EXCP_FP_VXVC);
1682         }
1683     }
1684 }
1685
1686 #if !defined (CONFIG_USER_ONLY)
1687 void helper_store_msr (target_ulong val)
1688 {
1689     val = hreg_store_msr(env, val, 0);
1690     if (val != 0) {
1691         env->interrupt_request |= CPU_INTERRUPT_EXITTB;
1692         helper_raise_exception(val);
1693     }
1694 }
1695
1696 static always_inline void do_rfi (target_ulong nip, target_ulong msr,
1697                                     target_ulong msrm, int keep_msrh)
1698 {
1699 #if defined(TARGET_PPC64)
1700     if (msr & (1ULL << MSR_SF)) {
1701         nip = (uint64_t)nip;
1702         msr &= (uint64_t)msrm;
1703     } else {
1704         nip = (uint32_t)nip;
1705         msr = (uint32_t)(msr & msrm);
1706         if (keep_msrh)
1707             msr |= env->msr & ~((uint64_t)0xFFFFFFFF);
1708     }
1709 #else
1710     nip = (uint32_t)nip;
1711     msr &= (uint32_t)msrm;
1712 #endif
1713     /* XXX: beware: this is false if VLE is supported */
1714     env->nip = nip & ~((target_ulong)0x00000003);
1715     hreg_store_msr(env, msr, 1);
1716 #if defined (DEBUG_OP)
1717     cpu_dump_rfi(env->nip, env->msr);
1718 #endif
1719     /* No need to raise an exception here,
1720      * as rfi is always the last insn of a TB
1721      */
1722     env->interrupt_request |= CPU_INTERRUPT_EXITTB;
1723 }
1724
1725 void helper_rfi (void)
1726 {
1727     do_rfi(env->spr[SPR_SRR0], env->spr[SPR_SRR1],
1728            ~((target_ulong)0xFFFF0000), 1);
1729 }
1730
1731 #if defined(TARGET_PPC64)
1732 void helper_rfid (void)
1733 {
1734     do_rfi(env->spr[SPR_SRR0], env->spr[SPR_SRR1],
1735            ~((target_ulong)0xFFFF0000), 0);
1736 }
1737
1738 void helper_hrfid (void)
1739 {
1740     do_rfi(env->spr[SPR_HSRR0], env->spr[SPR_HSRR1],
1741            ~((target_ulong)0xFFFF0000), 0);
1742 }
1743 #endif
1744 #endif
1745
1746 void helper_tw (target_ulong arg1, target_ulong arg2, uint32_t flags)
1747 {
1748     if (!likely(!(((int32_t)arg1 < (int32_t)arg2 && (flags & 0x10)) ||
1749                   ((int32_t)arg1 > (int32_t)arg2 && (flags & 0x08)) ||
1750                   ((int32_t)arg1 == (int32_t)arg2 && (flags & 0x04)) ||
1751                   ((uint32_t)arg1 < (uint32_t)arg2 && (flags & 0x02)) ||
1752                   ((uint32_t)arg1 > (uint32_t)arg2 && (flags & 0x01))))) {
1753         helper_raise_exception_err(POWERPC_EXCP_PROGRAM, POWERPC_EXCP_TRAP);
1754     }
1755 }
1756
1757 #if defined(TARGET_PPC64)
1758 void helper_td (target_ulong arg1, target_ulong arg2, uint32_t flags)
1759 {
1760     if (!likely(!(((int64_t)arg1 < (int64_t)arg2 && (flags & 0x10)) ||
1761                   ((int64_t)arg1 > (int64_t)arg2 && (flags & 0x08)) ||
1762                   ((int64_t)arg1 == (int64_t)arg2 && (flags & 0x04)) ||
1763                   ((uint64_t)arg1 < (uint64_t)arg2 && (flags & 0x02)) ||
1764                   ((uint64_t)arg1 > (uint64_t)arg2 && (flags & 0x01)))))
1765         helper_raise_exception_err(POWERPC_EXCP_PROGRAM, POWERPC_EXCP_TRAP);
1766 }
1767 #endif
1768
1769 /*****************************************************************************/
1770 /* PowerPC 601 specific instructions (POWER bridge) */
1771
1772 target_ulong helper_clcs (uint32_t arg)
1773 {
1774     switch (arg) {
1775     case 0x0CUL:
1776         /* Instruction cache line size */
1777         return env->icache_line_size;
1778         break;
1779     case 0x0DUL:
1780         /* Data cache line size */
1781         return env->dcache_line_size;
1782         break;
1783     case 0x0EUL:
1784         /* Minimum cache line size */
1785         return (env->icache_line_size < env->dcache_line_size) ?
1786                 env->icache_line_size : env->dcache_line_size;
1787         break;
1788     case 0x0FUL:
1789         /* Maximum cache line size */
1790         return (env->icache_line_size > env->dcache_line_size) ?
1791                 env->icache_line_size : env->dcache_line_size;
1792         break;
1793     default:
1794         /* Undefined */
1795         return 0;
1796         break;
1797     }
1798 }
1799
1800 target_ulong helper_div (target_ulong arg1, target_ulong arg2)
1801 {
1802     uint64_t tmp = (uint64_t)arg1 << 32 | env->spr[SPR_MQ];
1803
1804     if (((int32_t)tmp == INT32_MIN && (int32_t)arg2 == (int32_t)-1) ||
1805         (int32_t)arg2 == 0) {
1806         env->spr[SPR_MQ] = 0;
1807         return INT32_MIN;
1808     } else {
1809         env->spr[SPR_MQ] = tmp % arg2;
1810         return  tmp / (int32_t)arg2;
1811     }
1812 }
1813
1814 target_ulong helper_divo (target_ulong arg1, target_ulong arg2)
1815 {
1816     uint64_t tmp = (uint64_t)arg1 << 32 | env->spr[SPR_MQ];
1817
1818     if (((int32_t)tmp == INT32_MIN && (int32_t)arg2 == (int32_t)-1) ||
1819         (int32_t)arg2 == 0) {
1820         env->xer |= (1 << XER_OV) | (1 << XER_SO);
1821         env->spr[SPR_MQ] = 0;
1822         return INT32_MIN;
1823     } else {
1824         env->spr[SPR_MQ] = tmp % arg2;
1825         tmp /= (int32_t)arg2;
1826         if ((int32_t)tmp != tmp) {
1827             env->xer |= (1 << XER_OV) | (1 << XER_SO);
1828         } else {
1829             env->xer &= ~(1 << XER_OV);
1830         }
1831         return tmp;
1832     }
1833 }
1834
1835 target_ulong helper_divs (target_ulong arg1, target_ulong arg2)
1836 {
1837     if (((int32_t)arg1 == INT32_MIN && (int32_t)arg2 == (int32_t)-1) ||
1838         (int32_t)arg2 == 0) {
1839         env->spr[SPR_MQ] = 0;
1840         return INT32_MIN;
1841     } else {
1842         env->spr[SPR_MQ] = (int32_t)arg1 % (int32_t)arg2;
1843         return (int32_t)arg1 / (int32_t)arg2;
1844     }
1845 }
1846
1847 target_ulong helper_divso (target_ulong arg1, target_ulong arg2)
1848 {
1849     if (((int32_t)arg1 == INT32_MIN && (int32_t)arg2 == (int32_t)-1) ||
1850         (int32_t)arg2 == 0) {
1851         env->xer |= (1 << XER_OV) | (1 << XER_SO);
1852         env->spr[SPR_MQ] = 0;
1853         return INT32_MIN;
1854     } else {
1855         env->xer &= ~(1 << XER_OV);
1856         env->spr[SPR_MQ] = (int32_t)arg1 % (int32_t)arg2;
1857         return (int32_t)arg1 / (int32_t)arg2;
1858     }
1859 }
1860
1861 #if !defined (CONFIG_USER_ONLY)
1862 target_ulong helper_rac (target_ulong addr)
1863 {
1864     mmu_ctx_t ctx;
1865     int nb_BATs;
1866     target_ulong ret = 0;
1867
1868     /* We don't have to generate many instances of this instruction,
1869      * as rac is supervisor only.
1870      */
1871     /* XXX: FIX THIS: Pretend we have no BAT */
1872     nb_BATs = env->nb_BATs;
1873     env->nb_BATs = 0;
1874     if (get_physical_address(env, &ctx, addr, 0, ACCESS_INT) == 0)
1875         ret = ctx.raddr;
1876     env->nb_BATs = nb_BATs;
1877     return ret;
1878 }
1879
1880 void helper_rfsvc (void)
1881 {
1882     do_rfi(env->lr, env->ctr, 0x0000FFFF, 0);
1883 }
1884 #endif
1885
1886 /*****************************************************************************/
1887 /* 602 specific instructions */
1888 /* mfrom is the most crazy instruction ever seen, imho ! */
1889 /* Real implementation uses a ROM table. Do the same */
1890 /* Extremly decomposed:
1891  *                      -arg / 256
1892  * return 256 * log10(10           + 1.0) + 0.5
1893  */
1894 #if !defined (CONFIG_USER_ONLY)
1895 target_ulong helper_602_mfrom (target_ulong arg)
1896 {
1897     if (likely(arg < 602)) {
1898 #include "mfrom_table.c"
1899         return mfrom_ROM_table[arg];
1900     } else {
1901         return 0;
1902     }
1903 }
1904 #endif
1905
1906 /*****************************************************************************/
1907 /* Embedded PowerPC specific helpers */
1908
1909 /* XXX: to be improved to check access rights when in user-mode */
1910 target_ulong helper_load_dcr (target_ulong dcrn)
1911 {
1912     target_ulong val = 0;
1913
1914     if (unlikely(env->dcr_env == NULL)) {
1915         if (loglevel != 0) {
1916             fprintf(logfile, "No DCR environment\n");
1917         }
1918         helper_raise_exception_err(POWERPC_EXCP_PROGRAM,
1919                                    POWERPC_EXCP_INVAL | POWERPC_EXCP_INVAL_INVAL);
1920     } else if (unlikely(ppc_dcr_read(env->dcr_env, dcrn, &val) != 0)) {
1921         if (loglevel != 0) {
1922             fprintf(logfile, "DCR read error %d %03x\n", (int)dcrn, (int)dcrn);
1923         }
1924         helper_raise_exception_err(POWERPC_EXCP_PROGRAM,
1925                                    POWERPC_EXCP_INVAL | POWERPC_EXCP_PRIV_REG);
1926     }
1927     return val;
1928 }
1929
1930 void helper_store_dcr (target_ulong dcrn, target_ulong val)
1931 {
1932     if (unlikely(env->dcr_env == NULL)) {
1933         if (loglevel != 0) {
1934             fprintf(logfile, "No DCR environment\n");
1935         }
1936         helper_raise_exception_err(POWERPC_EXCP_PROGRAM,
1937                                    POWERPC_EXCP_INVAL | POWERPC_EXCP_INVAL_INVAL);
1938     } else if (unlikely(ppc_dcr_write(env->dcr_env, dcrn, val) != 0)) {
1939         if (loglevel != 0) {
1940             fprintf(logfile, "DCR write error %d %03x\n", (int)dcrn, (int)dcrn);
1941         }
1942         helper_raise_exception_err(POWERPC_EXCP_PROGRAM,
1943                                    POWERPC_EXCP_INVAL | POWERPC_EXCP_PRIV_REG);
1944     }
1945 }
1946
1947 #if !defined(CONFIG_USER_ONLY)
1948 void helper_40x_rfci (void)
1949 {
1950     do_rfi(env->spr[SPR_40x_SRR2], env->spr[SPR_40x_SRR3],
1951            ~((target_ulong)0xFFFF0000), 0);
1952 }
1953
1954 void helper_rfci (void)
1955 {
1956     do_rfi(env->spr[SPR_BOOKE_CSRR0], SPR_BOOKE_CSRR1,
1957            ~((target_ulong)0x3FFF0000), 0);
1958 }
1959
1960 void helper_rfdi (void)
1961 {
1962     do_rfi(env->spr[SPR_BOOKE_DSRR0], SPR_BOOKE_DSRR1,
1963            ~((target_ulong)0x3FFF0000), 0);
1964 }
1965
1966 void helper_rfmci (void)
1967 {
1968     do_rfi(env->spr[SPR_BOOKE_MCSRR0], SPR_BOOKE_MCSRR1,
1969            ~((target_ulong)0x3FFF0000), 0);
1970 }
1971 #endif
1972
1973 /* 440 specific */
1974 target_ulong helper_dlmzb (target_ulong high, target_ulong low, uint32_t update_Rc)
1975 {
1976     target_ulong mask;
1977     int i;
1978
1979     i = 1;
1980     for (mask = 0xFF000000; mask != 0; mask = mask >> 8) {
1981         if ((high & mask) == 0) {
1982             if (update_Rc) {
1983                 env->crf[0] = 0x4;
1984             }
1985             goto done;
1986         }
1987         i++;
1988     }
1989     for (mask = 0xFF000000; mask != 0; mask = mask >> 8) {
1990         if ((low & mask) == 0) {
1991             if (update_Rc) {
1992                 env->crf[0] = 0x8;
1993             }
1994             goto done;
1995         }
1996         i++;
1997     }
1998     if (update_Rc) {
1999         env->crf[0] = 0x2;
2000     }
2001  done:
2002     env->xer = (env->xer & ~0x7F) | i;
2003     if (update_Rc) {
2004         env->crf[0] |= xer_so;
2005     }
2006     return i;
2007 }
2008
2009 /*****************************************************************************/
2010 /* SPE extension helpers */
2011 /* Use a table to make this quicker */
2012 static uint8_t hbrev[16] = {
2013     0x0, 0x8, 0x4, 0xC, 0x2, 0xA, 0x6, 0xE,
2014     0x1, 0x9, 0x5, 0xD, 0x3, 0xB, 0x7, 0xF,
2015 };
2016
2017 static always_inline uint8_t byte_reverse (uint8_t val)
2018 {
2019     return hbrev[val >> 4] | (hbrev[val & 0xF] << 4);
2020 }
2021
2022 static always_inline uint32_t word_reverse (uint32_t val)
2023 {
2024     return byte_reverse(val >> 24) | (byte_reverse(val >> 16) << 8) |
2025         (byte_reverse(val >> 8) << 16) | (byte_reverse(val) << 24);
2026 }
2027
2028 #define MASKBITS 16 // Random value - to be fixed (implementation dependant)
2029 target_ulong helper_brinc (target_ulong arg1, target_ulong arg2)
2030 {
2031     uint32_t a, b, d, mask;
2032
2033     mask = UINT32_MAX >> (32 - MASKBITS);
2034     a = arg1 & mask;
2035     b = arg2 & mask;
2036     d = word_reverse(1 + word_reverse(a | ~b));
2037     return (arg1 & ~mask) | (d & b);
2038 }
2039
2040 uint32_t helper_cntlsw32 (uint32_t val)
2041 {
2042     if (val & 0x80000000)
2043         return clz32(~val);
2044     else
2045         return clz32(val);
2046 }
2047
2048 uint32_t helper_cntlzw32 (uint32_t val)
2049 {
2050     return clz32(val);
2051 }
2052
2053 /* Single-precision floating-point conversions */
2054 static always_inline uint32_t efscfsi (uint32_t val)
2055 {
2056     CPU_FloatU u;
2057
2058     u.f = int32_to_float32(val, &env->spe_status);
2059
2060     return u.l;
2061 }
2062
2063 static always_inline uint32_t efscfui (uint32_t val)
2064 {
2065     CPU_FloatU u;
2066
2067     u.f = uint32_to_float32(val, &env->spe_status);
2068
2069     return u.l;
2070 }
2071
2072 static always_inline int32_t efsctsi (uint32_t val)
2073 {
2074     CPU_FloatU u;
2075
2076     u.l = val;
2077     /* NaN are not treated the same way IEEE 754 does */
2078     if (unlikely(float32_is_nan(u.f)))
2079         return 0;
2080
2081     return float32_to_int32(u.f, &env->spe_status);
2082 }
2083
2084 static always_inline uint32_t efsctui (uint32_t val)
2085 {
2086     CPU_FloatU u;
2087
2088     u.l = val;
2089     /* NaN are not treated the same way IEEE 754 does */
2090     if (unlikely(float32_is_nan(u.f)))
2091         return 0;
2092
2093     return float32_to_uint32(u.f, &env->spe_status);
2094 }
2095
2096 static always_inline uint32_t efsctsiz (uint32_t val)
2097 {
2098     CPU_FloatU u;
2099
2100     u.l = val;
2101     /* NaN are not treated the same way IEEE 754 does */
2102     if (unlikely(float32_is_nan(u.f)))
2103         return 0;
2104
2105     return float32_to_int32_round_to_zero(u.f, &env->spe_status);
2106 }
2107
2108 static always_inline uint32_t efsctuiz (uint32_t val)
2109 {
2110     CPU_FloatU u;
2111
2112     u.l = val;
2113     /* NaN are not treated the same way IEEE 754 does */
2114     if (unlikely(float32_is_nan(u.f)))
2115         return 0;
2116
2117     return float32_to_uint32_round_to_zero(u.f, &env->spe_status);
2118 }
2119
2120 static always_inline uint32_t efscfsf (uint32_t val)
2121 {
2122     CPU_FloatU u;
2123     float32 tmp;
2124
2125     u.f = int32_to_float32(val, &env->spe_status);
2126     tmp = int64_to_float32(1ULL << 32, &env->spe_status);
2127     u.f = float32_div(u.f, tmp, &env->spe_status);
2128
2129     return u.l;
2130 }
2131
2132 static always_inline uint32_t efscfuf (uint32_t val)
2133 {
2134     CPU_FloatU u;
2135     float32 tmp;
2136
2137     u.f = uint32_to_float32(val, &env->spe_status);
2138     tmp = uint64_to_float32(1ULL << 32, &env->spe_status);
2139     u.f = float32_div(u.f, tmp, &env->spe_status);
2140
2141     return u.l;
2142 }
2143
2144 static always_inline uint32_t efsctsf (uint32_t val)
2145 {
2146     CPU_FloatU u;
2147     float32 tmp;
2148
2149     u.l = val;
2150     /* NaN are not treated the same way IEEE 754 does */
2151     if (unlikely(float32_is_nan(u.f)))
2152         return 0;
2153     tmp = uint64_to_float32(1ULL << 32, &env->spe_status);
2154     u.f = float32_mul(u.f, tmp, &env->spe_status);
2155
2156     return float32_to_int32(u.f, &env->spe_status);
2157 }
2158
2159 static always_inline uint32_t efsctuf (uint32_t val)
2160 {
2161     CPU_FloatU u;
2162     float32 tmp;
2163
2164     u.l = val;
2165     /* NaN are not treated the same way IEEE 754 does */
2166     if (unlikely(float32_is_nan(u.f)))
2167         return 0;
2168     tmp = uint64_to_float32(1ULL << 32, &env->spe_status);
2169     u.f = float32_mul(u.f, tmp, &env->spe_status);
2170
2171     return float32_to_uint32(u.f, &env->spe_status);
2172 }
2173
2174 #define HELPER_SPE_SINGLE_CONV(name)                                          \
2175 uint32_t helper_e##name (uint32_t val)                                        \
2176 {                                                                             \
2177     return e##name(val);                                                      \
2178 }
2179 /* efscfsi */
2180 HELPER_SPE_SINGLE_CONV(fscfsi);
2181 /* efscfui */
2182 HELPER_SPE_SINGLE_CONV(fscfui);
2183 /* efscfuf */
2184 HELPER_SPE_SINGLE_CONV(fscfuf);
2185 /* efscfsf */
2186 HELPER_SPE_SINGLE_CONV(fscfsf);
2187 /* efsctsi */
2188 HELPER_SPE_SINGLE_CONV(fsctsi);
2189 /* efsctui */
2190 HELPER_SPE_SINGLE_CONV(fsctui);
2191 /* efsctsiz */
2192 HELPER_SPE_SINGLE_CONV(fsctsiz);
2193 /* efsctuiz */
2194 HELPER_SPE_SINGLE_CONV(fsctuiz);
2195 /* efsctsf */
2196 HELPER_SPE_SINGLE_CONV(fsctsf);
2197 /* efsctuf */
2198 HELPER_SPE_SINGLE_CONV(fsctuf);
2199
2200 #define HELPER_SPE_VECTOR_CONV(name)                                          \
2201 uint64_t helper_ev##name (uint64_t val)                                       \
2202 {                                                                             \
2203     return ((uint64_t)e##name(val >> 32) << 32) |                             \
2204             (uint64_t)e##name(val);                                           \
2205 }
2206 /* evfscfsi */
2207 HELPER_SPE_VECTOR_CONV(fscfsi);
2208 /* evfscfui */
2209 HELPER_SPE_VECTOR_CONV(fscfui);
2210 /* evfscfuf */
2211 HELPER_SPE_VECTOR_CONV(fscfuf);
2212 /* evfscfsf */
2213 HELPER_SPE_VECTOR_CONV(fscfsf);
2214 /* evfsctsi */
2215 HELPER_SPE_VECTOR_CONV(fsctsi);
2216 /* evfsctui */
2217 HELPER_SPE_VECTOR_CONV(fsctui);
2218 /* evfsctsiz */
2219 HELPER_SPE_VECTOR_CONV(fsctsiz);
2220 /* evfsctuiz */
2221 HELPER_SPE_VECTOR_CONV(fsctuiz);
2222 /* evfsctsf */
2223 HELPER_SPE_VECTOR_CONV(fsctsf);
2224 /* evfsctuf */
2225 HELPER_SPE_VECTOR_CONV(fsctuf);
2226
2227 /* Single-precision floating-point arithmetic */
2228 static always_inline uint32_t efsadd (uint32_t op1, uint32_t op2)
2229 {
2230     CPU_FloatU u1, u2;
2231     u1.l = op1;
2232     u2.l = op2;
2233     u1.f = float32_add(u1.f, u2.f, &env->spe_status);
2234     return u1.l;
2235 }
2236
2237 static always_inline uint32_t efssub (uint32_t op1, uint32_t op2)
2238 {
2239     CPU_FloatU u1, u2;
2240     u1.l = op1;
2241     u2.l = op2;
2242     u1.f = float32_sub(u1.f, u2.f, &env->spe_status);
2243     return u1.l;
2244 }
2245
2246 static always_inline uint32_t efsmul (uint32_t op1, uint32_t op2)
2247 {
2248     CPU_FloatU u1, u2;
2249     u1.l = op1;
2250     u2.l = op2;
2251     u1.f = float32_mul(u1.f, u2.f, &env->spe_status);
2252     return u1.l;
2253 }
2254
2255 static always_inline uint32_t efsdiv (uint32_t op1, uint32_t op2)
2256 {
2257     CPU_FloatU u1, u2;
2258     u1.l = op1;
2259     u2.l = op2;
2260     u1.f = float32_div(u1.f, u2.f, &env->spe_status);
2261     return u1.l;
2262 }
2263
2264 #define HELPER_SPE_SINGLE_ARITH(name)                                         \
2265 uint32_t helper_e##name (uint32_t op1, uint32_t op2)                          \
2266 {                                                                             \
2267     return e##name(op1, op2);                                                 \
2268 }
2269 /* efsadd */
2270 HELPER_SPE_SINGLE_ARITH(fsadd);
2271 /* efssub */
2272 HELPER_SPE_SINGLE_ARITH(fssub);
2273 /* efsmul */
2274 HELPER_SPE_SINGLE_ARITH(fsmul);
2275 /* efsdiv */
2276 HELPER_SPE_SINGLE_ARITH(fsdiv);
2277
2278 #define HELPER_SPE_VECTOR_ARITH(name)                                         \
2279 uint64_t helper_ev##name (uint64_t op1, uint64_t op2)                         \
2280 {                                                                             \
2281     return ((uint64_t)e##name(op1 >> 32, op2 >> 32) << 32) |                  \
2282             (uint64_t)e##name(op1, op2);                                      \
2283 }
2284 /* evfsadd */
2285 HELPER_SPE_VECTOR_ARITH(fsadd);
2286 /* evfssub */
2287 HELPER_SPE_VECTOR_ARITH(fssub);
2288 /* evfsmul */
2289 HELPER_SPE_VECTOR_ARITH(fsmul);
2290 /* evfsdiv */
2291 HELPER_SPE_VECTOR_ARITH(fsdiv);
2292
2293 /* Single-precision floating-point comparisons */
2294 static always_inline uint32_t efststlt (uint32_t op1, uint32_t op2)
2295 {
2296     CPU_FloatU u1, u2;
2297     u1.l = op1;
2298     u2.l = op2;
2299     return float32_lt(u1.f, u2.f, &env->spe_status) ? 4 : 0;
2300 }
2301
2302 static always_inline uint32_t efststgt (uint32_t op1, uint32_t op2)
2303 {
2304     CPU_FloatU u1, u2;
2305     u1.l = op1;
2306     u2.l = op2;
2307     return float32_le(u1.f, u2.f, &env->spe_status) ? 0 : 4;
2308 }
2309
2310 static always_inline uint32_t efststeq (uint32_t op1, uint32_t op2)
2311 {
2312     CPU_FloatU u1, u2;
2313     u1.l = op1;
2314     u2.l = op2;
2315     return float32_eq(u1.f, u2.f, &env->spe_status) ? 4 : 0;
2316 }
2317
2318 static always_inline uint32_t efscmplt (uint32_t op1, uint32_t op2)
2319 {
2320     /* XXX: TODO: test special values (NaN, infinites, ...) */
2321     return efststlt(op1, op2);
2322 }
2323
2324 static always_inline uint32_t efscmpgt (uint32_t op1, uint32_t op2)
2325 {
2326     /* XXX: TODO: test special values (NaN, infinites, ...) */
2327     return efststgt(op1, op2);
2328 }
2329
2330 static always_inline uint32_t efscmpeq (uint32_t op1, uint32_t op2)
2331 {
2332     /* XXX: TODO: test special values (NaN, infinites, ...) */
2333     return efststeq(op1, op2);
2334 }
2335
2336 #define HELPER_SINGLE_SPE_CMP(name)                                           \
2337 uint32_t helper_e##name (uint32_t op1, uint32_t op2)                          \
2338 {                                                                             \
2339     return e##name(op1, op2) << 2;                                            \
2340 }
2341 /* efststlt */
2342 HELPER_SINGLE_SPE_CMP(fststlt);
2343 /* efststgt */
2344 HELPER_SINGLE_SPE_CMP(fststgt);
2345 /* efststeq */
2346 HELPER_SINGLE_SPE_CMP(fststeq);
2347 /* efscmplt */
2348 HELPER_SINGLE_SPE_CMP(fscmplt);
2349 /* efscmpgt */
2350 HELPER_SINGLE_SPE_CMP(fscmpgt);
2351 /* efscmpeq */
2352 HELPER_SINGLE_SPE_CMP(fscmpeq);
2353
2354 static always_inline uint32_t evcmp_merge (int t0, int t1)
2355 {
2356     return (t0 << 3) | (t1 << 2) | ((t0 | t1) << 1) | (t0 & t1);
2357 }
2358
2359 #define HELPER_VECTOR_SPE_CMP(name)                                           \
2360 uint32_t helper_ev##name (uint64_t op1, uint64_t op2)                         \
2361 {                                                                             \
2362     return evcmp_merge(e##name(op1 >> 32, op2 >> 32), e##name(op1, op2));     \
2363 }
2364 /* evfststlt */
2365 HELPER_VECTOR_SPE_CMP(fststlt);
2366 /* evfststgt */
2367 HELPER_VECTOR_SPE_CMP(fststgt);
2368 /* evfststeq */
2369 HELPER_VECTOR_SPE_CMP(fststeq);
2370 /* evfscmplt */
2371 HELPER_VECTOR_SPE_CMP(fscmplt);
2372 /* evfscmpgt */
2373 HELPER_VECTOR_SPE_CMP(fscmpgt);
2374 /* evfscmpeq */
2375 HELPER_VECTOR_SPE_CMP(fscmpeq);
2376
2377 /* Double-precision floating-point conversion */
2378 uint64_t helper_efdcfsi (uint32_t val)
2379 {
2380     CPU_DoubleU u;
2381
2382     u.d = int32_to_float64(val, &env->spe_status);
2383
2384     return u.ll;
2385 }
2386
2387 uint64_t helper_efdcfsid (uint64_t val)
2388 {
2389     CPU_DoubleU u;
2390
2391     u.d = int64_to_float64(val, &env->spe_status);
2392
2393     return u.ll;
2394 }
2395
2396 uint64_t helper_efdcfui (uint32_t val)
2397 {
2398     CPU_DoubleU u;
2399
2400     u.d = uint32_to_float64(val, &env->spe_status);
2401
2402     return u.ll;
2403 }
2404
2405 uint64_t helper_efdcfuid (uint64_t val)
2406 {
2407     CPU_DoubleU u;
2408
2409     u.d = uint64_to_float64(val, &env->spe_status);
2410
2411     return u.ll;
2412 }
2413
2414 uint32_t helper_efdctsi (uint64_t val)
2415 {
2416     CPU_DoubleU u;
2417
2418     u.ll = val;
2419     /* NaN are not treated the same way IEEE 754 does */
2420     if (unlikely(float64_is_nan(u.d)))
2421         return 0;
2422
2423     return float64_to_int32(u.d, &env->spe_status);
2424 }
2425
2426 uint32_t helper_efdctui (uint64_t val)
2427 {
2428     CPU_DoubleU u;
2429
2430     u.ll = val;
2431     /* NaN are not treated the same way IEEE 754 does */
2432     if (unlikely(float64_is_nan(u.d)))
2433         return 0;
2434
2435     return float64_to_uint32(u.d, &env->spe_status);
2436 }
2437
2438 uint32_t helper_efdctsiz (uint64_t val)
2439 {
2440     CPU_DoubleU u;
2441
2442     u.ll = val;
2443     /* NaN are not treated the same way IEEE 754 does */
2444     if (unlikely(float64_is_nan(u.d)))
2445         return 0;
2446
2447     return float64_to_int32_round_to_zero(u.d, &env->spe_status);
2448 }
2449
2450 uint64_t helper_efdctsidz (uint64_t val)
2451 {
2452     CPU_DoubleU u;
2453
2454     u.ll = val;
2455     /* NaN are not treated the same way IEEE 754 does */
2456     if (unlikely(float64_is_nan(u.d)))
2457         return 0;
2458
2459     return float64_to_int64_round_to_zero(u.d, &env->spe_status);
2460 }
2461
2462 uint32_t helper_efdctuiz (uint64_t val)
2463 {
2464     CPU_DoubleU u;
2465
2466     u.ll = val;
2467     /* NaN are not treated the same way IEEE 754 does */
2468     if (unlikely(float64_is_nan(u.d)))
2469         return 0;
2470
2471     return float64_to_uint32_round_to_zero(u.d, &env->spe_status);
2472 }
2473
2474 uint64_t helper_efdctuidz (uint64_t val)
2475 {
2476     CPU_DoubleU u;
2477
2478     u.ll = val;
2479     /* NaN are not treated the same way IEEE 754 does */
2480     if (unlikely(float64_is_nan(u.d)))
2481         return 0;
2482
2483     return float64_to_uint64_round_to_zero(u.d, &env->spe_status);
2484 }
2485
2486 uint64_t helper_efdcfsf (uint32_t val)
2487 {
2488     CPU_DoubleU u;
2489     float64 tmp;
2490
2491     u.d = int32_to_float64(val, &env->spe_status);
2492     tmp = int64_to_float64(1ULL << 32, &env->spe_status);
2493     u.d = float64_div(u.d, tmp, &env->spe_status);
2494
2495     return u.ll;
2496 }
2497
2498 uint64_t helper_efdcfuf (uint32_t val)
2499 {
2500     CPU_DoubleU u;
2501     float64 tmp;
2502
2503     u.d = uint32_to_float64(val, &env->spe_status);
2504     tmp = int64_to_float64(1ULL << 32, &env->spe_status);
2505     u.d = float64_div(u.d, tmp, &env->spe_status);
2506
2507     return u.ll;
2508 }
2509
2510 uint32_t helper_efdctsf (uint64_t val)
2511 {
2512     CPU_DoubleU u;
2513     float64 tmp;
2514
2515     u.ll = val;
2516     /* NaN are not treated the same way IEEE 754 does */
2517     if (unlikely(float64_is_nan(u.d)))
2518         return 0;
2519     tmp = uint64_to_float64(1ULL << 32, &env->spe_status);
2520     u.d = float64_mul(u.d, tmp, &env->spe_status);
2521
2522     return float64_to_int32(u.d, &env->spe_status);
2523 }
2524
2525 uint32_t helper_efdctuf (uint64_t val)
2526 {
2527     CPU_DoubleU u;
2528     float64 tmp;
2529
2530     u.ll = val;
2531     /* NaN are not treated the same way IEEE 754 does */
2532     if (unlikely(float64_is_nan(u.d)))
2533         return 0;
2534     tmp = uint64_to_float64(1ULL << 32, &env->spe_status);
2535     u.d = float64_mul(u.d, tmp, &env->spe_status);
2536
2537     return float64_to_uint32(u.d, &env->spe_status);
2538 }
2539
2540 uint32_t helper_efscfd (uint64_t val)
2541 {
2542     CPU_DoubleU u1;
2543     CPU_FloatU u2;
2544
2545     u1.ll = val;
2546     u2.f = float64_to_float32(u1.d, &env->spe_status);
2547
2548     return u2.l;
2549 }
2550
2551 uint64_t helper_efdcfs (uint32_t val)
2552 {
2553     CPU_DoubleU u2;
2554     CPU_FloatU u1;
2555
2556     u1.l = val;
2557     u2.d = float32_to_float64(u1.f, &env->spe_status);
2558
2559     return u2.ll;
2560 }
2561
2562 /* Double precision fixed-point arithmetic */
2563 uint64_t helper_efdadd (uint64_t op1, uint64_t op2)
2564 {
2565     CPU_DoubleU u1, u2;
2566     u1.ll = op1;
2567     u2.ll = op2;
2568     u1.d = float64_add(u1.d, u2.d, &env->spe_status);
2569     return u1.ll;
2570 }
2571
2572 uint64_t helper_efdsub (uint64_t op1, uint64_t op2)
2573 {
2574     CPU_DoubleU u1, u2;
2575     u1.ll = op1;
2576     u2.ll = op2;
2577     u1.d = float64_sub(u1.d, u2.d, &env->spe_status);
2578     return u1.ll;
2579 }
2580
2581 uint64_t helper_efdmul (uint64_t op1, uint64_t op2)
2582 {
2583     CPU_DoubleU u1, u2;
2584     u1.ll = op1;
2585     u2.ll = op2;
2586     u1.d = float64_mul(u1.d, u2.d, &env->spe_status);
2587     return u1.ll;
2588 }
2589
2590 uint64_t helper_efddiv (uint64_t op1, uint64_t op2)
2591 {
2592     CPU_DoubleU u1, u2;
2593     u1.ll = op1;
2594     u2.ll = op2;
2595     u1.d = float64_div(u1.d, u2.d, &env->spe_status);
2596     return u1.ll;
2597 }
2598
2599 /* Double precision floating point helpers */
2600 uint32_t helper_efdtstlt (uint64_t op1, uint64_t op2)
2601 {
2602     CPU_DoubleU u1, u2;
2603     u1.ll = op1;
2604     u2.ll = op2;
2605     return float64_lt(u1.d, u2.d, &env->spe_status) ? 4 : 0;
2606 }
2607
2608 uint32_t helper_efdtstgt (uint64_t op1, uint64_t op2)
2609 {
2610     CPU_DoubleU u1, u2;
2611     u1.ll = op1;
2612     u2.ll = op2;
2613     return float64_le(u1.d, u2.d, &env->spe_status) ? 0 : 4;
2614 }
2615
2616 uint32_t helper_efdtsteq (uint64_t op1, uint64_t op2)
2617 {
2618     CPU_DoubleU u1, u2;
2619     u1.ll = op1;
2620     u2.ll = op2;
2621     return float64_eq(u1.d, u2.d, &env->spe_status) ? 4 : 0;
2622 }
2623
2624 uint32_t helper_efdcmplt (uint64_t op1, uint64_t op2)
2625 {
2626     /* XXX: TODO: test special values (NaN, infinites, ...) */
2627     return helper_efdtstlt(op1, op2);
2628 }
2629
2630 uint32_t helper_efdcmpgt (uint64_t op1, uint64_t op2)
2631 {
2632     /* XXX: TODO: test special values (NaN, infinites, ...) */
2633     return helper_efdtstgt(op1, op2);
2634 }
2635
2636 uint32_t helper_efdcmpeq (uint64_t op1, uint64_t op2)
2637 {
2638     /* XXX: TODO: test special values (NaN, infinites, ...) */
2639     return helper_efdtsteq(op1, op2);
2640 }
2641
2642 /*****************************************************************************/
2643 /* Softmmu support */
2644 #if !defined (CONFIG_USER_ONLY)
2645
2646 #define MMUSUFFIX _mmu
2647
2648 #define SHIFT 0
2649 #include "softmmu_template.h"
2650
2651 #define SHIFT 1
2652 #include "softmmu_template.h"
2653
2654 #define SHIFT 2
2655 #include "softmmu_template.h"
2656
2657 #define SHIFT 3
2658 #include "softmmu_template.h"
2659
2660 /* try to fill the TLB and return an exception if error. If retaddr is
2661    NULL, it means that the function was called in C code (i.e. not
2662    from generated code or from helper.c) */
2663 /* XXX: fix it to restore all registers */
2664 void tlb_fill (target_ulong addr, int is_write, int mmu_idx, void *retaddr)
2665 {
2666     TranslationBlock *tb;
2667     CPUState *saved_env;
2668     unsigned long pc;
2669     int ret;
2670
2671     /* XXX: hack to restore env in all cases, even if not called from
2672        generated code */
2673     saved_env = env;
2674     env = cpu_single_env;
2675     ret = cpu_ppc_handle_mmu_fault(env, addr, is_write, mmu_idx, 1);
2676     if (unlikely(ret != 0)) {
2677         if (likely(retaddr)) {
2678             /* now we have a real cpu fault */
2679             pc = (unsigned long)retaddr;
2680             tb = tb_find_pc(pc);
2681             if (likely(tb)) {
2682                 /* the PC is inside the translated code. It means that we have
2683                    a virtual CPU fault */
2684                 cpu_restore_state(tb, env, pc, NULL);
2685             }
2686         }
2687         helper_raise_exception_err(env->exception_index, env->error_code);
2688     }
2689     env = saved_env;
2690 }
2691
2692 /* Segment registers load and store */
2693 target_ulong helper_load_sr (target_ulong sr_num)
2694 {
2695     return env->sr[sr_num];
2696 }
2697
2698 void helper_store_sr (target_ulong sr_num, target_ulong val)
2699 {
2700     ppc_store_sr(env, sr_num, val);
2701 }
2702
2703 /* SLB management */
2704 #if defined(TARGET_PPC64)
2705 target_ulong helper_load_slb (target_ulong slb_nr)
2706 {
2707     return ppc_load_slb(env, slb_nr);
2708 }
2709
2710 void helper_store_slb (target_ulong slb_nr, target_ulong rs)
2711 {
2712     ppc_store_slb(env, slb_nr, rs);
2713 }
2714
2715 void helper_slbia (void)
2716 {
2717     ppc_slb_invalidate_all(env);
2718 }
2719
2720 void helper_slbie (target_ulong addr)
2721 {
2722     ppc_slb_invalidate_one(env, addr);
2723 }
2724
2725 #endif /* defined(TARGET_PPC64) */
2726
2727 /* TLB management */
2728 void helper_tlbia (void)
2729 {
2730     ppc_tlb_invalidate_all(env);
2731 }
2732
2733 void helper_tlbie (target_ulong addr)
2734 {
2735     ppc_tlb_invalidate_one(env, addr);
2736 }
2737
2738 /* Software driven TLBs management */
2739 /* PowerPC 602/603 software TLB load instructions helpers */
2740 static void do_6xx_tlb (target_ulong new_EPN, int is_code)
2741 {
2742     target_ulong RPN, CMP, EPN;
2743     int way;
2744
2745     RPN = env->spr[SPR_RPA];
2746     if (is_code) {
2747         CMP = env->spr[SPR_ICMP];
2748         EPN = env->spr[SPR_IMISS];
2749     } else {
2750         CMP = env->spr[SPR_DCMP];
2751         EPN = env->spr[SPR_DMISS];
2752     }
2753     way = (env->spr[SPR_SRR1] >> 17) & 1;
2754 #if defined (DEBUG_SOFTWARE_TLB)
2755     if (loglevel != 0) {
2756         fprintf(logfile, "%s: EPN " ADDRX " " ADDRX " PTE0 " ADDRX
2757                 " PTE1 " ADDRX " way %d\n",
2758                 __func__, new_EPN, EPN, CMP, RPN, way);
2759     }
2760 #endif
2761     /* Store this TLB */
2762     ppc6xx_tlb_store(env, (uint32_t)(new_EPN & TARGET_PAGE_MASK),
2763                      way, is_code, CMP, RPN);
2764 }
2765
2766 void helper_6xx_tlbd (target_ulong EPN)
2767 {
2768     do_6xx_tlb(EPN, 0);
2769 }
2770
2771 void helper_6xx_tlbi (target_ulong EPN)
2772 {
2773     do_6xx_tlb(EPN, 1);
2774 }
2775
2776 /* PowerPC 74xx software TLB load instructions helpers */
2777 static void do_74xx_tlb (target_ulong new_EPN, int is_code)
2778 {
2779     target_ulong RPN, CMP, EPN;
2780     int way;
2781
2782     RPN = env->spr[SPR_PTELO];
2783     CMP = env->spr[SPR_PTEHI];
2784     EPN = env->spr[SPR_TLBMISS] & ~0x3;
2785     way = env->spr[SPR_TLBMISS] & 0x3;
2786 #if defined (DEBUG_SOFTWARE_TLB)
2787     if (loglevel != 0) {
2788         fprintf(logfile, "%s: EPN " ADDRX " " ADDRX " PTE0 " ADDRX
2789                 " PTE1 " ADDRX " way %d\n",
2790                 __func__, new_EPN, EPN, CMP, RPN, way);
2791     }
2792 #endif
2793     /* Store this TLB */
2794     ppc6xx_tlb_store(env, (uint32_t)(new_EPN & TARGET_PAGE_MASK),
2795                      way, is_code, CMP, RPN);
2796 }
2797
2798 void helper_74xx_tlbd (target_ulong EPN)
2799 {
2800     do_74xx_tlb(EPN, 0);
2801 }
2802
2803 void helper_74xx_tlbi (target_ulong EPN)
2804 {
2805     do_74xx_tlb(EPN, 1);
2806 }
2807
2808 static always_inline target_ulong booke_tlb_to_page_size (int size)
2809 {
2810     return 1024 << (2 * size);
2811 }
2812
2813 static always_inline int booke_page_size_to_tlb (target_ulong page_size)
2814 {
2815     int size;
2816
2817     switch (page_size) {
2818     case 0x00000400UL:
2819         size = 0x0;
2820         break;
2821     case 0x00001000UL:
2822         size = 0x1;
2823         break;
2824     case 0x00004000UL:
2825         size = 0x2;
2826         break;
2827     case 0x00010000UL:
2828         size = 0x3;
2829         break;
2830     case 0x00040000UL:
2831         size = 0x4;
2832         break;
2833     case 0x00100000UL:
2834         size = 0x5;
2835         break;
2836     case 0x00400000UL:
2837         size = 0x6;
2838         break;
2839     case 0x01000000UL:
2840         size = 0x7;
2841         break;
2842     case 0x04000000UL:
2843         size = 0x8;
2844         break;
2845     case 0x10000000UL:
2846         size = 0x9;
2847         break;
2848     case 0x40000000UL:
2849         size = 0xA;
2850         break;
2851 #if defined (TARGET_PPC64)
2852     case 0x000100000000ULL:
2853         size = 0xB;
2854         break;
2855     case 0x000400000000ULL:
2856         size = 0xC;
2857         break;
2858     case 0x001000000000ULL:
2859         size = 0xD;
2860         break;
2861     case 0x004000000000ULL:
2862         size = 0xE;
2863         break;
2864     case 0x010000000000ULL:
2865         size = 0xF;
2866         break;
2867 #endif
2868     default:
2869         size = -1;
2870         break;
2871     }
2872
2873     return size;
2874 }
2875
2876 /* Helpers for 4xx TLB management */
2877 target_ulong helper_4xx_tlbre_lo (target_ulong entry)
2878 {
2879     ppcemb_tlb_t *tlb;
2880     target_ulong ret;
2881     int size;
2882
2883     entry &= 0x3F;
2884     tlb = &env->tlb[entry].tlbe;
2885     ret = tlb->EPN;
2886     if (tlb->prot & PAGE_VALID)
2887         ret |= 0x400;
2888     size = booke_page_size_to_tlb(tlb->size);
2889     if (size < 0 || size > 0x7)
2890         size = 1;
2891     ret |= size << 7;
2892     env->spr[SPR_40x_PID] = tlb->PID;
2893     return ret;
2894 }
2895
2896 target_ulong helper_4xx_tlbre_hi (target_ulong entry)
2897 {
2898     ppcemb_tlb_t *tlb;
2899     target_ulong ret;
2900
2901     entry &= 0x3F;
2902     tlb = &env->tlb[entry].tlbe;
2903     ret = tlb->RPN;
2904     if (tlb->prot & PAGE_EXEC)
2905         ret |= 0x200;
2906     if (tlb->prot & PAGE_WRITE)
2907         ret |= 0x100;
2908     return ret;
2909 }
2910
2911 void helper_4xx_tlbwe_hi (target_ulong entry, target_ulong val)
2912 {
2913     ppcemb_tlb_t *tlb;
2914     target_ulong page, end;
2915
2916 #if defined (DEBUG_SOFTWARE_TLB)
2917     if (loglevel != 0) {
2918         fprintf(logfile, "%s entry %d val " ADDRX "\n", __func__, (int)entry, val);
2919     }
2920 #endif
2921     entry &= 0x3F;
2922     tlb = &env->tlb[entry].tlbe;
2923     /* Invalidate previous TLB (if it's valid) */
2924     if (tlb->prot & PAGE_VALID) {
2925         end = tlb->EPN + tlb->size;
2926 #if defined (DEBUG_SOFTWARE_TLB)
2927         if (loglevel != 0) {
2928             fprintf(logfile, "%s: invalidate old TLB %d start " ADDRX
2929                     " end " ADDRX "\n", __func__, (int)entry, tlb->EPN, end);
2930         }
2931 #endif
2932         for (page = tlb->EPN; page < end; page += TARGET_PAGE_SIZE)
2933             tlb_flush_page(env, page);
2934     }
2935     tlb->size = booke_tlb_to_page_size((val >> 7) & 0x7);
2936     /* We cannot handle TLB size < TARGET_PAGE_SIZE.
2937      * If this ever occurs, one should use the ppcemb target instead
2938      * of the ppc or ppc64 one
2939      */
2940     if ((val & 0x40) && tlb->size < TARGET_PAGE_SIZE) {
2941         cpu_abort(env, "TLB size " TARGET_FMT_lu " < %u "
2942                   "are not supported (%d)\n",
2943                   tlb->size, TARGET_PAGE_SIZE, (int)((val >> 7) & 0x7));
2944     }
2945     tlb->EPN = val & ~(tlb->size - 1);
2946     if (val & 0x40)
2947         tlb->prot |= PAGE_VALID;
2948     else
2949         tlb->prot &= ~PAGE_VALID;
2950     if (val & 0x20) {
2951         /* XXX: TO BE FIXED */
2952         cpu_abort(env, "Little-endian TLB entries are not supported by now\n");
2953     }
2954     tlb->PID = env->spr[SPR_40x_PID]; /* PID */
2955     tlb->attr = val & 0xFF;
2956 #if defined (DEBUG_SOFTWARE_TLB)
2957     if (loglevel != 0) {
2958         fprintf(logfile, "%s: set up TLB %d RPN " PADDRX " EPN " ADDRX
2959                 " size " ADDRX " prot %c%c%c%c PID %d\n", __func__,
2960                 (int)entry, tlb->RPN, tlb->EPN, tlb->size,
2961                 tlb->prot & PAGE_READ ? 'r' : '-',
2962                 tlb->prot & PAGE_WRITE ? 'w' : '-',
2963                 tlb->prot & PAGE_EXEC ? 'x' : '-',
2964                 tlb->prot & PAGE_VALID ? 'v' : '-', (int)tlb->PID);
2965     }
2966 #endif
2967     /* Invalidate new TLB (if valid) */
2968     if (tlb->prot & PAGE_VALID) {
2969         end = tlb->EPN + tlb->size;
2970 #if defined (DEBUG_SOFTWARE_TLB)
2971         if (loglevel != 0) {
2972             fprintf(logfile, "%s: invalidate TLB %d start " ADDRX
2973                     " end " ADDRX "\n", __func__, (int)entry, tlb->EPN, end);
2974         }
2975 #endif
2976         for (page = tlb->EPN; page < end; page += TARGET_PAGE_SIZE)
2977             tlb_flush_page(env, page);
2978     }
2979 }
2980
2981 void helper_4xx_tlbwe_lo (target_ulong entry, target_ulong val)
2982 {
2983     ppcemb_tlb_t *tlb;
2984
2985 #if defined (DEBUG_SOFTWARE_TLB)
2986     if (loglevel != 0) {
2987         fprintf(logfile, "%s entry %i val " ADDRX "\n", __func__, (int)entry, val);
2988     }
2989 #endif
2990     entry &= 0x3F;
2991     tlb = &env->tlb[entry].tlbe;
2992     tlb->RPN = val & 0xFFFFFC00;
2993     tlb->prot = PAGE_READ;
2994     if (val & 0x200)
2995         tlb->prot |= PAGE_EXEC;
2996     if (val & 0x100)
2997         tlb->prot |= PAGE_WRITE;
2998 #if defined (DEBUG_SOFTWARE_TLB)
2999     if (loglevel != 0) {
3000         fprintf(logfile, "%s: set up TLB %d RPN " PADDRX " EPN " ADDRX
3001                 " size " ADDRX " prot %c%c%c%c PID %d\n", __func__,
3002                 (int)entry, tlb->RPN, tlb->EPN, tlb->size,
3003                 tlb->prot & PAGE_READ ? 'r' : '-',
3004                 tlb->prot & PAGE_WRITE ? 'w' : '-',
3005                 tlb->prot & PAGE_EXEC ? 'x' : '-',
3006                 tlb->prot & PAGE_VALID ? 'v' : '-', (int)tlb->PID);
3007     }
3008 #endif
3009 }
3010
3011 target_ulong helper_4xx_tlbsx (target_ulong address)
3012 {
3013     return ppcemb_tlb_search(env, address, env->spr[SPR_40x_PID]);
3014 }
3015
3016 /* PowerPC 440 TLB management */
3017 void helper_440_tlbwe (uint32_t word, target_ulong entry, target_ulong value)
3018 {
3019     ppcemb_tlb_t *tlb;
3020     target_ulong EPN, RPN, size;
3021     int do_flush_tlbs;
3022
3023 #if defined (DEBUG_SOFTWARE_TLB)
3024     if (loglevel != 0) {
3025         fprintf(logfile, "%s word %d entry %d value " ADDRX "\n",
3026                 __func__, word, (int)entry, value);
3027     }
3028 #endif
3029     do_flush_tlbs = 0;
3030     entry &= 0x3F;
3031     tlb = &env->tlb[entry].tlbe;
3032     switch (word) {
3033     default:
3034         /* Just here to please gcc */
3035     case 0:
3036         EPN = value & 0xFFFFFC00;
3037         if ((tlb->prot & PAGE_VALID) && EPN != tlb->EPN)
3038             do_flush_tlbs = 1;
3039         tlb->EPN = EPN;
3040         size = booke_tlb_to_page_size((value >> 4) & 0xF);
3041         if ((tlb->prot & PAGE_VALID) && tlb->size < size)
3042             do_flush_tlbs = 1;
3043         tlb->size = size;
3044         tlb->attr &= ~0x1;
3045         tlb->attr |= (value >> 8) & 1;
3046         if (value & 0x200) {
3047             tlb->prot |= PAGE_VALID;
3048         } else {
3049             if (tlb->prot & PAGE_VALID) {
3050                 tlb->prot &= ~PAGE_VALID;
3051                 do_flush_tlbs = 1;
3052             }
3053         }
3054         tlb->PID = env->spr[SPR_440_MMUCR] & 0x000000FF;
3055         if (do_flush_tlbs)
3056             tlb_flush(env, 1);
3057         break;
3058     case 1:
3059         RPN = value & 0xFFFFFC0F;
3060         if ((tlb->prot & PAGE_VALID) && tlb->RPN != RPN)
3061             tlb_flush(env, 1);
3062         tlb->RPN = RPN;
3063         break;
3064     case 2:
3065         tlb->attr = (tlb->attr & 0x1) | (value & 0x0000FF00);
3066         tlb->prot = tlb->prot & PAGE_VALID;
3067         if (value & 0x1)
3068             tlb->prot |= PAGE_READ << 4;
3069         if (value & 0x2)
3070             tlb->prot |= PAGE_WRITE << 4;
3071         if (value & 0x4)
3072             tlb->prot |= PAGE_EXEC << 4;
3073         if (value & 0x8)
3074             tlb->prot |= PAGE_READ;
3075         if (value & 0x10)
3076             tlb->prot |= PAGE_WRITE;
3077         if (value & 0x20)
3078             tlb->prot |= PAGE_EXEC;
3079         break;
3080     }
3081 }
3082
3083 target_ulong helper_440_tlbre (uint32_t word, target_ulong entry)
3084 {
3085     ppcemb_tlb_t *tlb;
3086     target_ulong ret;
3087     int size;
3088
3089     entry &= 0x3F;
3090     tlb = &env->tlb[entry].tlbe;
3091     switch (word) {
3092     default:
3093         /* Just here to please gcc */
3094     case 0:
3095         ret = tlb->EPN;
3096         size = booke_page_size_to_tlb(tlb->size);
3097         if (size < 0 || size > 0xF)
3098             size = 1;
3099         ret |= size << 4;
3100         if (tlb->attr & 0x1)
3101             ret |= 0x100;
3102         if (tlb->prot & PAGE_VALID)
3103             ret |= 0x200;
3104         env->spr[SPR_440_MMUCR] &= ~0x000000FF;
3105         env->spr[SPR_440_MMUCR] |= tlb->PID;
3106         break;
3107     case 1:
3108         ret = tlb->RPN;
3109         break;
3110     case 2:
3111         ret = tlb->attr & ~0x1;
3112         if (tlb->prot & (PAGE_READ << 4))
3113             ret |= 0x1;
3114         if (tlb->prot & (PAGE_WRITE << 4))
3115             ret |= 0x2;
3116         if (tlb->prot & (PAGE_EXEC << 4))
3117             ret |= 0x4;
3118         if (tlb->prot & PAGE_READ)
3119             ret |= 0x8;
3120         if (tlb->prot & PAGE_WRITE)
3121             ret |= 0x10;
3122         if (tlb->prot & PAGE_EXEC)
3123             ret |= 0x20;
3124         break;
3125     }
3126     return ret;
3127 }
3128
3129 target_ulong helper_440_tlbsx (target_ulong address)
3130 {
3131     return ppcemb_tlb_search(env, address, env->spr[SPR_440_MMUCR] & 0xFF);
3132 }
3133
3134 #endif /* !CONFIG_USER_ONLY */