added configure script
[drnoksnes] / fxinst.cpp
1 /*
2  * Snes9x - Portable Super Nintendo Entertainment System (TM) emulator.
3  *
4  * (c) Copyright 1996 - 2001 Gary Henderson (gary.henderson@ntlworld.com) and
5  *                           Jerremy Koot (jkoot@snes9x.com)
6  *
7  * Super FX C emulator code 
8  * (c) Copyright 1997 - 1999 Ivar (ivar@snes9x.com) and
9  *                           Gary Henderson.
10  * Super FX assembler emulator code (c) Copyright 1998 zsKnight and _Demo_.
11  *
12  * DSP1 emulator code (c) Copyright 1998 Ivar, _Demo_ and Gary Henderson.
13  * C4 asm and some C emulation code (c) Copyright 2000 zsKnight and _Demo_.
14  * C4 C code (c) Copyright 2001 Gary Henderson (gary.henderson@ntlworld.com).
15  *
16  * DOS port code contains the works of other authors. See headers in
17  * individual files.
18  *
19  * Snes9x homepage: http://www.snes9x.com
20  *
21  * Permission to use, copy, modify and distribute Snes9x in both binary and
22  * source form, for non-commercial purposes, is hereby granted without fee,
23  * providing that this license information and copyright notice appear with
24  * all copies and any derived work.
25  *
26  * This software is provided 'as-is', without any express or implied
27  * warranty. In no event shall the authors be held liable for any damages
28  * arising from the use of this software.
29  *
30  * Snes9x is freeware for PERSONAL USE only. Commercial users should
31  * seek permission of the copyright holders first. Commercial use includes
32  * charging money for Snes9x or software derived from Snes9x.
33  *
34  * The copyright holders request that bug fixes and improvements to the code
35  * should be forwarded to them so everyone can benefit from the modifications
36  * in future versions.
37  *
38  * Super NES and Super Nintendo Entertainment System are trademarks of
39  * Nintendo Co., Limited and its subsidiary companies.
40  */
41 #define FX_DO_ROMBUFFER
42
43 #include "fxemu.h"
44 #include "fxinst.h"
45 #include <string.h>
46 #include <stdio.h>
47
48 extern struct FxRegs_s GSU;
49 int gsu_bank [512] = {0};
50
51 /* Set this define if you wish the plot instruction to check for y-pos limits */
52 /* (I don't think it's nessecary) */
53 #define CHECK_LIMITS
54
55 /* Codes used:
56  *
57  * rn   = a GSU register (r0-r15)
58  * #n   = 4 bit immediate value
59  * #pp  = 8 bit immediate value
60  * (yy) = 8 bit word address (0x0000 - 0x01fe)
61  * #xx  = 16 bit immediate value
62  * (xx) = 16 bit address (0x0000 - 0xffff)
63  *
64  */
65
66 /* 00 - stop - stop GSU execution (and maybe generate an IRQ) */
67 static void fx_stop()
68 {
69     CF(G);
70     GSU.vCounter = 0;
71     GSU.vInstCount = GSU.vCounter;
72
73     /* Check if we need to generate an IRQ */
74     if(!(GSU.pvRegisters[GSU_CFGR] & 0x80))
75         SF(IRQ);
76
77     GSU.vPlotOptionReg = 0;
78     GSU.vPipe = 1;
79     CLRFLAGS;
80     R15++;
81 }
82
83 /* 01 - nop - no operation */
84 static void fx_nop() { CLRFLAGS; R15++; }
85
86 extern void fx_flushCache();
87
88 /* 02 - cache - reintialize GSU cache */
89 static void fx_cache()
90 {
91     uint32 c = R15 & 0xfff0;
92     if(GSU.vCacheBaseReg != c || !GSU.bCacheActive)
93     {
94         fx_flushCache();
95         GSU.vCacheBaseReg = c;
96         GSU.bCacheActive = TRUE;
97 #if 0
98         if(c < (0x10000-512))
99         {
100             uint8 const* t = &ROM(c);
101             memcpy(GSU.pvCache,t,512);
102         }
103         else
104         {
105             uint8 const* t1;
106             uint8 const* t2;
107             uint32 i = 0x10000 - c;
108             t1 = &ROM(c);
109             t2 = &ROM(0);
110             memcpy(GSU.pvCache,t1,i);
111             memcpy(&GSU.pvCache[i],t2,512-i);
112         }
113 #endif  
114     }
115     R15++;
116     CLRFLAGS;
117 }
118
119 /* 03 - lsr - logic shift right */
120 static void fx_lsr()
121 {
122     uint32 v;
123     GSU.vCarry = SREG & 1;
124     v = USEX16(SREG) >> 1;
125     R15++; DREG = v;
126     GSU.vSign = v;
127     GSU.vZero = v;
128     TESTR14;
129     CLRFLAGS;
130 }
131
132 /* 04 - rol - rotate left */
133 static void fx_rol()
134 {
135     uint32 v = (SREG << 1) + GSU.vCarry;
136     GSU.vCarry = (SREG >> 15) & 1;
137     R15++; DREG = v;
138     GSU.vSign = v;
139     GSU.vZero = v;
140     TESTR14;
141     CLRFLAGS;
142 }
143
144 /* 05 - bra - branch always */
145 static void fx_bra() { uint8 v = PIPE; R15++; FETCHPIPE; R15 += SEX8(v); }
146
147 /* Branch on condition */
148 #define BRA_COND(cond) uint8 v = PIPE; R15++; FETCHPIPE; if(cond) R15 += SEX8(v); else R15++;
149
150 #define TEST_S (GSU.vSign & 0x8000)
151 #define TEST_Z (USEX16(GSU.vZero) == 0)
152 #define TEST_OV (GSU.vOverflow >= 0x8000 || GSU.vOverflow < -0x8000)
153 #define TEST_CY (GSU.vCarry & 1)
154
155 /* 06 - blt - branch on less than */
156 static void fx_blt() { BRA_COND( (TEST_S!=0) != (TEST_OV!=0) ); }
157
158 /* 07 - bge - branch on greater or equals */
159 static void fx_bge() { BRA_COND( (TEST_S!=0) == (TEST_OV!=0)); }
160
161 /* 08 - bne - branch on not equal */
162 static void fx_bne() { BRA_COND( !TEST_Z ); }
163
164 /* 09 - beq - branch on equal */
165 static void fx_beq() { BRA_COND( TEST_Z ); }
166
167 /* 0a - bpl - branch on plus */
168 static void fx_bpl() { BRA_COND( !TEST_S ); }
169
170 /* 0b - bmi - branch on minus */
171 static void fx_bmi() { BRA_COND( TEST_S ); }
172
173 /* 0c - bcc - branch on carry clear */
174 static void fx_bcc() { BRA_COND( !TEST_CY ); }
175
176 /* 0d - bcs - branch on carry set */
177 static void fx_bcs() { BRA_COND( TEST_CY ); }
178
179 /* 0e - bvc - branch on overflow clear */
180 static void fx_bvc() { BRA_COND( !TEST_OV ); }
181
182 /* 0f - bvs - branch on overflow set */
183 static void fx_bvs() { BRA_COND( TEST_OV ); }
184
185 /* 10-1f - to rn - set register n as destination register */
186 /* 10-1f(B) - move rn - move one register to another (if B flag is set) */
187 #define FX_TO(reg) \
188 if(TF(B)) { GSU.avReg[(reg)] = SREG; CLRFLAGS; } \
189 else { GSU.pvDreg = &GSU.avReg[reg]; } R15++;
190 #define FX_TO_R14(reg) \
191 if(TF(B)) { GSU.avReg[(reg)] = SREG; CLRFLAGS; READR14; } \
192 else { GSU.pvDreg = &GSU.avReg[reg]; } R15++;
193 #define FX_TO_R15(reg) \
194 if(TF(B)) { GSU.avReg[(reg)] = SREG; CLRFLAGS; } \
195 else { GSU.pvDreg = &GSU.avReg[reg]; R15++; }
196 static void fx_to_r0() { FX_TO(0); }
197 static void fx_to_r1() { FX_TO(1); }
198 static void fx_to_r2() { FX_TO(2); }
199 static void fx_to_r3() { FX_TO(3); }
200 static void fx_to_r4() { FX_TO(4); }
201 static void fx_to_r5() { FX_TO(5); }
202 static void fx_to_r6() { FX_TO(6); }
203 static void fx_to_r7() { FX_TO(7); }
204 static void fx_to_r8() { FX_TO(8); }
205 static void fx_to_r9() { FX_TO(9); }
206 static void fx_to_r10() { FX_TO(10); }
207 static void fx_to_r11() { FX_TO(11); }
208 static void fx_to_r12() { FX_TO(12); }
209 static void fx_to_r13() { FX_TO(13); }
210 static void fx_to_r14() { FX_TO_R14(14); }
211 static void fx_to_r15() { FX_TO_R15(15); }
212
213 /* 20-2f - to rn - set register n as source and destination register */
214 #define FX_WITH(reg) SF(B); GSU.pvSreg = GSU.pvDreg = &GSU.avReg[reg]; R15++;
215 static void fx_with_r0() { FX_WITH(0); }
216 static void fx_with_r1() { FX_WITH(1); }
217 static void fx_with_r2() { FX_WITH(2); }
218 static void fx_with_r3() { FX_WITH(3); }
219 static void fx_with_r4() { FX_WITH(4); }
220 static void fx_with_r5() { FX_WITH(5); }
221 static void fx_with_r6() { FX_WITH(6); }
222 static void fx_with_r7() { FX_WITH(7); }
223 static void fx_with_r8() { FX_WITH(8); }
224 static void fx_with_r9() { FX_WITH(9); }
225 static void fx_with_r10() { FX_WITH(10); }
226 static void fx_with_r11() { FX_WITH(11); }
227 static void fx_with_r12() { FX_WITH(12); }
228 static void fx_with_r13() { FX_WITH(13); }
229 static void fx_with_r14() { FX_WITH(14); }
230 static void fx_with_r15() { FX_WITH(15); }
231
232 /* 30-3b - stw (rn) - store word */
233 #define FX_STW(reg) \
234 GSU.vLastRamAdr = GSU.avReg[reg]; \
235 RAM(GSU.avReg[reg]) = (uint8)SREG; \
236 RAM(GSU.avReg[reg]^1) = (uint8)(SREG>>8); \
237 CLRFLAGS; R15++
238 static void fx_stw_r0() { FX_STW(0); }
239 static void fx_stw_r1() { FX_STW(1); }
240 static void fx_stw_r2() { FX_STW(2); }
241 static void fx_stw_r3() { FX_STW(3); }
242 static void fx_stw_r4() { FX_STW(4); }
243 static void fx_stw_r5() { FX_STW(5); }
244 static void fx_stw_r6() { FX_STW(6); }
245 static void fx_stw_r7() { FX_STW(7); }
246 static void fx_stw_r8() { FX_STW(8); }
247 static void fx_stw_r9() { FX_STW(9); }
248 static void fx_stw_r10() { FX_STW(10); }
249 static void fx_stw_r11() { FX_STW(11); }
250
251 /* 30-3b(ALT1) - stb (rn) - store byte */
252 #define FX_STB(reg) \
253 GSU.vLastRamAdr = GSU.avReg[reg]; \
254 RAM(GSU.avReg[reg]) = (uint8)SREG; \
255 CLRFLAGS; R15++
256 static void fx_stb_r0() { FX_STB(0); }
257 static void fx_stb_r1() { FX_STB(1); }
258 static void fx_stb_r2() { FX_STB(2); }
259 static void fx_stb_r3() { FX_STB(3); }
260 static void fx_stb_r4() { FX_STB(4); }
261 static void fx_stb_r5() { FX_STB(5); }
262 static void fx_stb_r6() { FX_STB(6); }
263 static void fx_stb_r7() { FX_STB(7); }
264 static void fx_stb_r8() { FX_STB(8); }
265 static void fx_stb_r9() { FX_STB(9); }
266 static void fx_stb_r10() { FX_STB(10); }
267 static void fx_stb_r11() { FX_STB(11); }
268
269 /* 3c - loop - decrement loop counter, and branch on not zero */
270 static void fx_loop()
271 {
272     GSU.vSign = GSU.vZero = --R12;
273     if( (uint16) R12 != 0 )
274         R15 = R13;
275     else
276         R15++;
277
278     CLRFLAGS;
279 }
280
281 /* 3d - alt1 - set alt1 mode */
282 static void fx_alt1() { SF(ALT1); CF(B); R15++; }
283
284 /* 3e - alt2 - set alt2 mode */
285 static void fx_alt2() { SF(ALT2); CF(B); R15++; }
286
287 /* 3f - alt3 - set alt3 mode */
288 static void fx_alt3() { SF(ALT1); SF(ALT2); CF(B); R15++; }
289     
290 /* 40-4b - ldw (rn) - load word from RAM */
291 #define FX_LDW(reg) uint32 v; \
292 GSU.vLastRamAdr = GSU.avReg[reg]; \
293 v = (uint32)RAM(GSU.avReg[reg]); \
294 v |= ((uint32)RAM(GSU.avReg[reg]^1))<<8; \
295 R15++; DREG = v; \
296 TESTR14; \
297 CLRFLAGS
298 static void fx_ldw_r0() { FX_LDW(0); }
299 static void fx_ldw_r1() { FX_LDW(1); }
300 static void fx_ldw_r2() { FX_LDW(2); }
301 static void fx_ldw_r3() { FX_LDW(3); }
302 static void fx_ldw_r4() { FX_LDW(4); }
303 static void fx_ldw_r5() { FX_LDW(5); }
304 static void fx_ldw_r6() { FX_LDW(6); }
305 static void fx_ldw_r7() { FX_LDW(7); }
306 static void fx_ldw_r8() { FX_LDW(8); }
307 static void fx_ldw_r9() { FX_LDW(9); }
308 static void fx_ldw_r10() { FX_LDW(10); }
309 static void fx_ldw_r11() { FX_LDW(11); }
310
311 /* 40-4b(ALT1) - ldb (rn) - load byte */
312 #define FX_LDB(reg) uint32 v; \
313 GSU.vLastRamAdr = GSU.avReg[reg]; \
314 v = (uint32)RAM(GSU.avReg[reg]); \
315 R15++; DREG = v; \
316 TESTR14; \
317 CLRFLAGS
318 static void fx_ldb_r0() { FX_LDB(0); }
319 static void fx_ldb_r1() { FX_LDB(1); }
320 static void fx_ldb_r2() { FX_LDB(2); }
321 static void fx_ldb_r3() { FX_LDB(3); }
322 static void fx_ldb_r4() { FX_LDB(4); }
323 static void fx_ldb_r5() { FX_LDB(5); }
324 static void fx_ldb_r6() { FX_LDB(6); }
325 static void fx_ldb_r7() { FX_LDB(7); }
326 static void fx_ldb_r8() { FX_LDB(8); }
327 static void fx_ldb_r9() { FX_LDB(9); }
328 static void fx_ldb_r10() { FX_LDB(10); }
329 static void fx_ldb_r11() { FX_LDB(11); }
330
331 /* 4c - plot - plot pixel with R1,R2 as x,y and the color register as the color */
332 static void fx_plot_2bit()
333 {
334     uint32 x = USEX8(R1);
335     uint32 y = USEX8(R2);
336     uint8 *a;
337     uint8 v,c;
338
339     R15++;
340     CLRFLAGS;
341     R1++;
342
343 #ifdef CHECK_LIMITS
344     if(y >= GSU.vScreenHeight) return;
345 #endif
346     if(GSU.vPlotOptionReg & 0x02)
347         c = (x^y)&1 ? (uint8)(GSU.vColorReg>>4) : (uint8)GSU.vColorReg;
348     else
349         c = (uint8)GSU.vColorReg;
350     
351     if( !(GSU.vPlotOptionReg & 0x01) && !(c & 0xf)) return;
352     a = GSU.apvScreen[y >> 3] + GSU.x[x >> 3] + ((y & 7) << 1);
353     v = 128 >> (x&7);
354
355     if(c & 0x01) a[0] |= v;
356     else a[0] &= ~v;
357     if(c & 0x02) a[1] |= v;
358     else a[1] &= ~v;
359 }
360
361 /* 2c(ALT1) - rpix - read color of the pixel with R1,R2 as x,y */
362 static void fx_rpix_2bit()
363 {
364     uint32 x = USEX8(R1);
365     uint32 y = USEX8(R2);
366     uint8 *a;
367     uint8 v;
368
369     R15++;
370     CLRFLAGS;
371 #ifdef CHECK_LIMITS
372     if(y >= GSU.vScreenHeight) return;
373 #endif
374
375     a = GSU.apvScreen[y >> 3] + GSU.x[x >> 3] + ((y & 7) << 1);
376     v = 128 >> (x&7);
377
378     DREG = 0;
379     DREG |= ((uint32)((a[0] & v) != 0)) << 0;
380     DREG |= ((uint32)((a[1] & v) != 0)) << 1;
381     TESTR14;
382 }
383
384 /* 4c - plot - plot pixel with R1,R2 as x,y and the color register as the color */
385 static void fx_plot_4bit()
386 {
387     uint32 x = USEX8(R1);
388     uint32 y = USEX8(R2);
389     uint8 *a;
390     uint8 v,c;
391
392     R15++;
393     CLRFLAGS;
394     R1++;
395     
396 #ifdef CHECK_LIMITS
397     if(y >= GSU.vScreenHeight) return;
398 #endif
399     if(GSU.vPlotOptionReg & 0x02)
400         c = (x^y)&1 ? (uint8)(GSU.vColorReg>>4) : (uint8)GSU.vColorReg;
401     else
402         c = (uint8)GSU.vColorReg;
403
404     if( !(GSU.vPlotOptionReg & 0x01) && !(c & 0xf)) return;
405
406     a = GSU.apvScreen[y >> 3] + GSU.x[x >> 3] + ((y & 7) << 1);
407     v = 128 >> (x&7);
408
409     if(c & 0x01) a[0x00] |= v;
410     else a[0x00] &= ~v;
411     if(c & 0x02) a[0x01] |= v;
412     else a[0x01] &= ~v;
413     if(c & 0x04) a[0x10] |= v;
414     else a[0x10] &= ~v;
415     if(c & 0x08) a[0x11] |= v;
416     else a[0x11] &= ~v;
417 }
418
419 /* 4c(ALT1) - rpix - read color of the pixel with R1,R2 as x,y */
420 static void fx_rpix_4bit()
421 {
422     uint32 x = USEX8(R1);
423     uint32 y = USEX8(R2);
424     uint8 *a;
425     uint8 v;
426
427     R15++;
428     CLRFLAGS;
429
430 #ifdef CHECK_LIMITS
431     if(y >= GSU.vScreenHeight) return;
432 #endif
433
434     a = GSU.apvScreen[y >> 3] + GSU.x[x >> 3] + ((y & 7) << 1);
435     v = 128 >> (x&7);
436
437     DREG = 0;
438     DREG |= ((uint32)((a[0x00] & v) != 0)) << 0;
439     DREG |= ((uint32)((a[0x01] & v) != 0)) << 1;
440     DREG |= ((uint32)((a[0x10] & v) != 0)) << 2;
441     DREG |= ((uint32)((a[0x11] & v) != 0)) << 3;
442     TESTR14;
443 }
444
445 /* 8c - plot - plot pixel with R1,R2 as x,y and the color register as the color */
446 static void fx_plot_8bit()
447 {
448     uint32 x = USEX8(R1);
449     uint32 y = USEX8(R2);
450     uint8 *a;
451     uint8 v,c;
452
453     R15++;
454     CLRFLAGS;
455     R1++;
456     
457 #ifdef CHECK_LIMITS
458     if(y >= GSU.vScreenHeight) return;
459 #endif
460     c = (uint8)GSU.vColorReg;
461     if(GSU.vPlotOptionReg & 0x10)
462         if( !(GSU.vPlotOptionReg & 0x01) && !(c&0xf)) return;
463     else
464         if( !(GSU.vPlotOptionReg & 0x01) && !c) return;
465
466     a = GSU.apvScreen[y >> 3] + GSU.x[x >> 3] + ((y & 7) << 1);
467     v = 128 >> (x&7);
468
469     if(c & 0x01) a[0x00] |= v;
470     else a[0x00] &= ~v;
471     if(c & 0x02) a[0x01] |= v;
472     else a[0x01] &= ~v;
473     if(c & 0x04) a[0x10] |= v;
474     else a[0x10] &= ~v;
475     if(c & 0x08) a[0x11] |= v;
476     else a[0x11] &= ~v;
477     if(c & 0x10) a[0x20] |= v;
478     else a[0x20] &= ~v;
479     if(c & 0x20) a[0x21] |= v;
480     else a[0x21] &= ~v;
481     if(c & 0x40) a[0x30] |= v;
482     else a[0x30] &= ~v;
483     if(c & 0x80) a[0x31] |= v;
484     else a[0x31] &= ~v;
485 }
486
487 /* 4c(ALT1) - rpix - read color of the pixel with R1,R2 as x,y */
488 static void fx_rpix_8bit()
489 {
490     uint32 x = USEX8(R1);
491     uint32 y = USEX8(R2);
492     uint8 *a;
493     uint8 v;
494
495     R15++;
496     CLRFLAGS;
497
498 #ifdef CHECK_LIMITS
499     if(y >= GSU.vScreenHeight) return;
500 #endif
501     a = GSU.apvScreen[y >> 3] + GSU.x[x >> 3] + ((y & 7) << 1);
502     v = 128 >> (x&7);
503
504     DREG = 0;
505     DREG |= ((uint32)((a[0x00] & v) != 0)) << 0;
506     DREG |= ((uint32)((a[0x01] & v) != 0)) << 1;
507     DREG |= ((uint32)((a[0x10] & v) != 0)) << 2;
508     DREG |= ((uint32)((a[0x11] & v) != 0)) << 3;
509     DREG |= ((uint32)((a[0x20] & v) != 0)) << 4;
510     DREG |= ((uint32)((a[0x21] & v) != 0)) << 5;
511     DREG |= ((uint32)((a[0x30] & v) != 0)) << 6;
512     DREG |= ((uint32)((a[0x31] & v) != 0)) << 7;
513     TESTR14;
514 }
515
516 /* 4o - plot - plot pixel with R1,R2 as x,y and the color register as the color */
517 static void fx_plot_obj()
518 {
519     printf ("ERROR fx_plot_obj called\n");
520 }
521
522 /* 4c(ALT1) - rpix - read color of the pixel with R1,R2 as x,y */
523 static void fx_rpix_obj()
524 {
525     printf ("ERROR fx_rpix_obj called\n");
526 }
527
528 /* 4d - swap - swap upper and lower byte of a register */
529 static void fx_swap()
530 {
531     uint8 c = (uint8)SREG;
532     uint8 d = (uint8)(SREG>>8);
533     uint32 v = (((uint32)c)<<8)|((uint32)d);
534     R15++; DREG = v;
535     GSU.vSign = v;
536     GSU.vZero = v;
537     TESTR14;
538     CLRFLAGS;
539 }
540
541 /* 4e - color - copy source register to color register */
542 static void fx_color()
543 {
544     uint8 c = (uint8)SREG;
545     if(GSU.vPlotOptionReg & 0x04)
546         c = (c&0xf0) | (c>>4);
547     if(GSU.vPlotOptionReg & 0x08)
548     {
549         GSU.vColorReg &= 0xf0;
550         GSU.vColorReg |= c & 0x0f;
551     }
552     else
553         GSU.vColorReg = USEX8(c);
554     CLRFLAGS;
555     R15++;
556 }
557
558 /* 4e(ALT1) - cmode - set plot option register */
559 static void fx_cmode()
560 {
561     GSU.vPlotOptionReg = SREG;
562
563     if(GSU.vPlotOptionReg & 0x10)
564     {
565         /* OBJ Mode (for drawing into sprites) */
566         GSU.vScreenHeight = 256;
567     }
568     else
569         GSU.vScreenHeight = GSU.vScreenRealHeight;
570
571     fx_computeScreenPointers ();
572     CLRFLAGS;
573     R15++;
574 }
575
576 /* 4f - not - perform exclusive exor with 1 on all bits */
577 static void fx_not()
578 {
579     uint32 v = ~SREG;
580     R15++; DREG = v;
581     GSU.vSign = v;
582     GSU.vZero = v;
583     TESTR14;
584     CLRFLAGS;
585 }
586
587 /* 50-5f - add rn - add, register + register */
588 #define FX_ADD(reg) \
589 int32 s = SUSEX16(SREG) + SUSEX16(GSU.avReg[reg]); \
590 GSU.vCarry = s >= 0x10000; \
591 GSU.vOverflow = ~(SREG ^ GSU.avReg[reg]) & (GSU.avReg[reg] ^ s) & 0x8000; \
592 GSU.vSign = s; \
593 GSU.vZero = s; \
594 R15++; DREG = s; \
595 TESTR14; \
596 CLRFLAGS
597 static void fx_add_r0() { FX_ADD(0); }
598 static void fx_add_r1() { FX_ADD(1); }
599 static void fx_add_r2() { FX_ADD(2); }
600 static void fx_add_r3() { FX_ADD(3); }
601 static void fx_add_r4() { FX_ADD(4); }
602 static void fx_add_r5() { FX_ADD(5); }
603 static void fx_add_r6() { FX_ADD(6); }
604 static void fx_add_r7() { FX_ADD(7); }
605 static void fx_add_r8() { FX_ADD(8); }
606 static void fx_add_r9() { FX_ADD(9); }
607 static void fx_add_r10() { FX_ADD(10); }
608 static void fx_add_r11() { FX_ADD(11); }
609 static void fx_add_r12() { FX_ADD(12); }
610 static void fx_add_r13() { FX_ADD(13); }
611 static void fx_add_r14() { FX_ADD(14); }
612 static void fx_add_r15() { FX_ADD(15); }
613
614 /* 50-5f(ALT1) - adc rn - add with carry, register + register */
615 #define FX_ADC(reg) \
616 int32 s = SUSEX16(SREG) + SUSEX16(GSU.avReg[reg]) + SEX16(GSU.vCarry); \
617 GSU.vCarry = s >= 0x10000; \
618 GSU.vOverflow = ~(SREG ^ GSU.avReg[reg]) & (GSU.avReg[reg] ^ s) & 0x8000; \
619 GSU.vSign = s; \
620 GSU.vZero = s; \
621 R15++; DREG = s; \
622 TESTR14; \
623 CLRFLAGS
624 static void fx_adc_r0() { FX_ADC(0); }
625 static void fx_adc_r1() { FX_ADC(1); }
626 static void fx_adc_r2() { FX_ADC(2); }
627 static void fx_adc_r3() { FX_ADC(3); }
628 static void fx_adc_r4() { FX_ADC(4); }
629 static void fx_adc_r5() { FX_ADC(5); }
630 static void fx_adc_r6() { FX_ADC(6); }
631 static void fx_adc_r7() { FX_ADC(7); }
632 static void fx_adc_r8() { FX_ADC(8); }
633 static void fx_adc_r9() { FX_ADC(9); }
634 static void fx_adc_r10() { FX_ADC(10); }
635 static void fx_adc_r11() { FX_ADC(11); }
636 static void fx_adc_r12() { FX_ADC(12); }
637 static void fx_adc_r13() { FX_ADC(13); }
638 static void fx_adc_r14() { FX_ADC(14); }
639 static void fx_adc_r15() { FX_ADC(15); }
640
641 /* 50-5f(ALT2) - add #n - add, register + immediate */
642 #define FX_ADD_I(imm) \
643 int32 s = SUSEX16(SREG) + imm; \
644 GSU.vCarry = s >= 0x10000; \
645 GSU.vOverflow = ~(SREG ^ imm) & (imm ^ s) & 0x8000; \
646 GSU.vSign = s; \
647 GSU.vZero = s; \
648 R15++; DREG = s; \
649 TESTR14; \
650 CLRFLAGS
651 static void fx_add_i0() { FX_ADD_I(0); }
652 static void fx_add_i1() { FX_ADD_I(1); }
653 static void fx_add_i2() { FX_ADD_I(2); }
654 static void fx_add_i3() { FX_ADD_I(3); }
655 static void fx_add_i4() { FX_ADD_I(4); }
656 static void fx_add_i5() { FX_ADD_I(5); }
657 static void fx_add_i6() { FX_ADD_I(6); }
658 static void fx_add_i7() { FX_ADD_I(7); }
659 static void fx_add_i8() { FX_ADD_I(8); }
660 static void fx_add_i9() { FX_ADD_I(9); }
661 static void fx_add_i10() { FX_ADD_I(10); }
662 static void fx_add_i11() { FX_ADD_I(11); }
663 static void fx_add_i12() { FX_ADD_I(12); }
664 static void fx_add_i13() { FX_ADD_I(13); }
665 static void fx_add_i14() { FX_ADD_I(14); }
666 static void fx_add_i15() { FX_ADD_I(15); }
667
668 /* 50-5f(ALT3) - adc #n - add with carry, register + immediate */
669 #define FX_ADC_I(imm) \
670 int32 s = SUSEX16(SREG) + imm + SUSEX16(GSU.vCarry); \
671 GSU.vCarry = s >= 0x10000; \
672 GSU.vOverflow = ~(SREG ^ imm) & (imm ^ s) & 0x8000; \
673 GSU.vSign = s; \
674 GSU.vZero = s; \
675 R15++; DREG = s; \
676 TESTR14; \
677 CLRFLAGS
678 static void fx_adc_i0() { FX_ADC_I(0); }
679 static void fx_adc_i1() { FX_ADC_I(1); }
680 static void fx_adc_i2() { FX_ADC_I(2); }
681 static void fx_adc_i3() { FX_ADC_I(3); }
682 static void fx_adc_i4() { FX_ADC_I(4); }
683 static void fx_adc_i5() { FX_ADC_I(5); }
684 static void fx_adc_i6() { FX_ADC_I(6); }
685 static void fx_adc_i7() { FX_ADC_I(7); }
686 static void fx_adc_i8() { FX_ADC_I(8); }
687 static void fx_adc_i9() { FX_ADC_I(9); }
688 static void fx_adc_i10() { FX_ADC_I(10); }
689 static void fx_adc_i11() { FX_ADC_I(11); }
690 static void fx_adc_i12() { FX_ADC_I(12); }
691 static void fx_adc_i13() { FX_ADC_I(13); }
692 static void fx_adc_i14() { FX_ADC_I(14); }
693 static void fx_adc_i15() { FX_ADC_I(15); }
694
695 /* 60-6f - sub rn - subtract, register - register */
696 #define FX_SUB(reg) \
697 int32 s = SUSEX16(SREG) - SUSEX16(GSU.avReg[reg]); \
698 GSU.vCarry = s >= 0; \
699 GSU.vOverflow = (SREG ^ GSU.avReg[reg]) & (SREG ^ s) & 0x8000; \
700 GSU.vSign = s; \
701 GSU.vZero = s; \
702 R15++; DREG = s; \
703 TESTR14; \
704 CLRFLAGS
705 static void fx_sub_r0() { FX_SUB(0); }
706 static void fx_sub_r1() { FX_SUB(1); }
707 static void fx_sub_r2() { FX_SUB(2); }
708 static void fx_sub_r3() { FX_SUB(3); }
709 static void fx_sub_r4() { FX_SUB(4); }
710 static void fx_sub_r5() { FX_SUB(5); }
711 static void fx_sub_r6() { FX_SUB(6); }
712 static void fx_sub_r7() { FX_SUB(7); }
713 static void fx_sub_r8() { FX_SUB(8); }
714 static void fx_sub_r9() { FX_SUB(9); }
715 static void fx_sub_r10() { FX_SUB(10); }
716 static void fx_sub_r11() { FX_SUB(11); }
717 static void fx_sub_r12() { FX_SUB(12); }
718 static void fx_sub_r13() { FX_SUB(13); }
719 static void fx_sub_r14() { FX_SUB(14); }
720 static void fx_sub_r15() { FX_SUB(15); }
721
722 /* 60-6f(ALT1) - sbc rn - subtract with carry, register - register */
723 #define FX_SBC(reg) \
724 int32 s = SUSEX16(SREG) - SUSEX16(GSU.avReg[reg]) - (SUSEX16(GSU.vCarry^1)); \
725 GSU.vCarry = s >= 0; \
726 GSU.vOverflow = (SREG ^ GSU.avReg[reg]) & (SREG ^ s) & 0x8000; \
727 GSU.vSign = s; \
728 GSU.vZero = s; \
729 R15++; DREG = s; \
730 TESTR14; \
731 CLRFLAGS
732 static void fx_sbc_r0() { FX_SBC(0); }
733 static void fx_sbc_r1() { FX_SBC(1); }
734 static void fx_sbc_r2() { FX_SBC(2); }
735 static void fx_sbc_r3() { FX_SBC(3); }
736 static void fx_sbc_r4() { FX_SBC(4); }
737 static void fx_sbc_r5() { FX_SBC(5); }
738 static void fx_sbc_r6() { FX_SBC(6); }
739 static void fx_sbc_r7() { FX_SBC(7); }
740 static void fx_sbc_r8() { FX_SBC(8); }
741 static void fx_sbc_r9() { FX_SBC(9); }
742 static void fx_sbc_r10() { FX_SBC(10); }
743 static void fx_sbc_r11() { FX_SBC(11); }
744 static void fx_sbc_r12() { FX_SBC(12); }
745 static void fx_sbc_r13() { FX_SBC(13); }
746 static void fx_sbc_r14() { FX_SBC(14); }
747 static void fx_sbc_r15() { FX_SBC(15); }
748
749 /* 60-6f(ALT2) - sub #n - subtract, register - immediate */
750 #define FX_SUB_I(imm) \
751 int32 s = SUSEX16(SREG) - imm; \
752 GSU.vCarry = s >= 0; \
753 GSU.vOverflow = (SREG ^ imm) & (SREG ^ s) & 0x8000; \
754 GSU.vSign = s; \
755 GSU.vZero = s; \
756 R15++; DREG = s; \
757 TESTR14; \
758 CLRFLAGS
759 static void fx_sub_i0() { FX_SUB_I(0); }
760 static void fx_sub_i1() { FX_SUB_I(1); }
761 static void fx_sub_i2() { FX_SUB_I(2); }
762 static void fx_sub_i3() { FX_SUB_I(3); }
763 static void fx_sub_i4() { FX_SUB_I(4); }
764 static void fx_sub_i5() { FX_SUB_I(5); }
765 static void fx_sub_i6() { FX_SUB_I(6); }
766 static void fx_sub_i7() { FX_SUB_I(7); }
767 static void fx_sub_i8() { FX_SUB_I(8); }
768 static void fx_sub_i9() { FX_SUB_I(9); }
769 static void fx_sub_i10() { FX_SUB_I(10); }
770 static void fx_sub_i11() { FX_SUB_I(11); }
771 static void fx_sub_i12() { FX_SUB_I(12); }
772 static void fx_sub_i13() { FX_SUB_I(13); }
773 static void fx_sub_i14() { FX_SUB_I(14); }
774 static void fx_sub_i15() { FX_SUB_I(15); }
775
776 /* 60-6f(ALT3) - cmp rn - compare, register, register */
777 #define FX_CMP(reg) \
778 int32 s = SUSEX16(SREG) - SUSEX16(GSU.avReg[reg]); \
779 GSU.vCarry = s >= 0; \
780 GSU.vOverflow = (SREG ^ GSU.avReg[reg]) & (SREG ^ s) & 0x8000; \
781 GSU.vSign = s; \
782 GSU.vZero = s; \
783 R15++; \
784 CLRFLAGS;
785 static void fx_cmp_r0() { FX_CMP(0); }
786 static void fx_cmp_r1() { FX_CMP(1); }
787 static void fx_cmp_r2() { FX_CMP(2); }
788 static void fx_cmp_r3() { FX_CMP(3); }
789 static void fx_cmp_r4() { FX_CMP(4); }
790 static void fx_cmp_r5() { FX_CMP(5); }
791 static void fx_cmp_r6() { FX_CMP(6); }
792 static void fx_cmp_r7() { FX_CMP(7); }
793 static void fx_cmp_r8() { FX_CMP(8); }
794 static void fx_cmp_r9() { FX_CMP(9); }
795 static void fx_cmp_r10() { FX_CMP(10); }
796 static void fx_cmp_r11() { FX_CMP(11); }
797 static void fx_cmp_r12() { FX_CMP(12); }
798 static void fx_cmp_r13() { FX_CMP(13); }
799 static void fx_cmp_r14() { FX_CMP(14); }
800 static void fx_cmp_r15() { FX_CMP(15); }
801
802 /* 70 - merge - R7 as upper byte, R8 as lower byte (used for texture-mapping) */
803 static void fx_merge()
804 {
805     uint32 v = (R7&0xff00) | ((R8&0xff00)>>8);
806     R15++; DREG = v;
807     GSU.vOverflow = (v & 0xc0c0) << 16;
808     GSU.vZero = !(v & 0xf0f0);
809     GSU.vSign = ((v | (v<<8)) & 0x8000);
810     GSU.vCarry = (v & 0xe0e0) != 0;
811     TESTR14;
812     CLRFLAGS;
813 }
814
815 /* 71-7f - and rn - reister & register */
816 #define FX_AND(reg) \
817 uint32 v = SREG & GSU.avReg[reg]; \
818 R15++; DREG = v; \
819 GSU.vSign = v; \
820 GSU.vZero = v; \
821 TESTR14; \
822 CLRFLAGS;
823 static void fx_and_r1() { FX_AND(1); }
824 static void fx_and_r2() { FX_AND(2); }
825 static void fx_and_r3() { FX_AND(3); }
826 static void fx_and_r4() { FX_AND(4); }
827 static void fx_and_r5() { FX_AND(5); }
828 static void fx_and_r6() { FX_AND(6); }
829 static void fx_and_r7() { FX_AND(7); }
830 static void fx_and_r8() { FX_AND(8); }
831 static void fx_and_r9() { FX_AND(9); }
832 static void fx_and_r10() { FX_AND(10); }
833 static void fx_and_r11() { FX_AND(11); }
834 static void fx_and_r12() { FX_AND(12); }
835 static void fx_and_r13() { FX_AND(13); }
836 static void fx_and_r14() { FX_AND(14); }
837 static void fx_and_r15() { FX_AND(15); }
838
839 /* 71-7f(ALT1) - bic rn - reister & ~register */
840 #define FX_BIC(reg) \
841 uint32 v = SREG & ~GSU.avReg[reg];      \
842 R15++; DREG = v; \
843 GSU.vSign = v; \
844 GSU.vZero = v; \
845 TESTR14; \
846 CLRFLAGS;
847 static void fx_bic_r1() { FX_AND(1); }
848 static void fx_bic_r2() { FX_AND(2); }
849 static void fx_bic_r3() { FX_AND(3); }
850 static void fx_bic_r4() { FX_AND(4); }
851 static void fx_bic_r5() { FX_AND(5); }
852 static void fx_bic_r6() { FX_AND(6); }
853 static void fx_bic_r7() { FX_AND(7); }
854 static void fx_bic_r8() { FX_AND(8); }
855 static void fx_bic_r9() { FX_AND(9); }
856 static void fx_bic_r10() { FX_AND(10); }
857 static void fx_bic_r11() { FX_AND(11); }
858 static void fx_bic_r12() { FX_AND(12); }
859 static void fx_bic_r13() { FX_AND(13); }
860 static void fx_bic_r14() { FX_AND(14); }
861 static void fx_bic_r15() { FX_AND(15); }
862
863 /* 71-7f(ALT2) - and #n - reister & immediate */
864 #define FX_AND_I(imm) \
865 uint32 v = SREG & imm; \
866 R15++; DREG = v; \
867 GSU.vSign = v; \
868 GSU.vZero = v; \
869 TESTR14; \
870 CLRFLAGS;
871 static void fx_and_i1() { FX_AND_I(1); }
872 static void fx_and_i2() { FX_AND_I(2); }
873 static void fx_and_i3() { FX_AND_I(3); }
874 static void fx_and_i4() { FX_AND_I(4); }
875 static void fx_and_i5() { FX_AND_I(5); }
876 static void fx_and_i6() { FX_AND_I(6); }
877 static void fx_and_i7() { FX_AND_I(7); }
878 static void fx_and_i8() { FX_AND_I(8); }
879 static void fx_and_i9() { FX_AND_I(9); }
880 static void fx_and_i10() { FX_AND_I(10); }
881 static void fx_and_i11() { FX_AND_I(11); }
882 static void fx_and_i12() { FX_AND_I(12); }
883 static void fx_and_i13() { FX_AND_I(13); }
884 static void fx_and_i14() { FX_AND_I(14); }
885 static void fx_and_i15() { FX_AND_I(15); }
886
887 /* 71-7f(ALT3) - bic #n - reister & ~immediate */
888 #define FX_BIC_I(imm) \
889 uint32 v = SREG & ~imm; \
890 R15++; DREG = v; \
891 GSU.vSign = v; \
892 GSU.vZero = v; \
893 TESTR14; \
894 CLRFLAGS;
895 static void fx_bic_i1() { FX_BIC_I(1); }
896 static void fx_bic_i2() { FX_BIC_I(2); }
897 static void fx_bic_i3() { FX_BIC_I(3); }
898 static void fx_bic_i4() { FX_BIC_I(4); }
899 static void fx_bic_i5() { FX_BIC_I(5); }
900 static void fx_bic_i6() { FX_BIC_I(6); }
901 static void fx_bic_i7() { FX_BIC_I(7); }
902 static void fx_bic_i8() { FX_BIC_I(8); }
903 static void fx_bic_i9() { FX_BIC_I(9); }
904 static void fx_bic_i10() { FX_BIC_I(10); }
905 static void fx_bic_i11() { FX_BIC_I(11); }
906 static void fx_bic_i12() { FX_BIC_I(12); }
907 static void fx_bic_i13() { FX_BIC_I(13); }
908 static void fx_bic_i14() { FX_BIC_I(14); }
909 static void fx_bic_i15() { FX_BIC_I(15); }
910
911 /* 80-8f - mult rn - 8 bit to 16 bit signed multiply, register * register */
912 #define FX_MULT(reg) \
913 uint32 v = (uint32)(SEX8(SREG) * SEX8(GSU.avReg[reg])); \
914 R15++; DREG = v; \
915 GSU.vSign = v; \
916 GSU.vZero = v; \
917 TESTR14; \
918 CLRFLAGS;
919 static void fx_mult_r0() { FX_MULT(0); }
920 static void fx_mult_r1() { FX_MULT(1); }
921 static void fx_mult_r2() { FX_MULT(2); }
922 static void fx_mult_r3() { FX_MULT(3); }
923 static void fx_mult_r4() { FX_MULT(4); }
924 static void fx_mult_r5() { FX_MULT(5); }
925 static void fx_mult_r6() { FX_MULT(6); }
926 static void fx_mult_r7() { FX_MULT(7); }
927 static void fx_mult_r8() { FX_MULT(8); }
928 static void fx_mult_r9() { FX_MULT(9); }
929 static void fx_mult_r10() { FX_MULT(10); }
930 static void fx_mult_r11() { FX_MULT(11); }
931 static void fx_mult_r12() { FX_MULT(12); }
932 static void fx_mult_r13() { FX_MULT(13); }
933 static void fx_mult_r14() { FX_MULT(14); }
934 static void fx_mult_r15() { FX_MULT(15); }
935
936 /* 80-8f(ALT1) - umult rn - 8 bit to 16 bit unsigned multiply, register * register */
937 #define FX_UMULT(reg) \
938 uint32 v = USEX8(SREG) * USEX8(GSU.avReg[reg]); \
939 R15++; DREG = v; \
940 GSU.vSign = v; \
941 GSU.vZero = v; \
942 TESTR14; \
943 CLRFLAGS;
944 static void fx_umult_r0() { FX_UMULT(0); }
945 static void fx_umult_r1() { FX_UMULT(1); }
946 static void fx_umult_r2() { FX_UMULT(2); }
947 static void fx_umult_r3() { FX_UMULT(3); }
948 static void fx_umult_r4() { FX_UMULT(4); }
949 static void fx_umult_r5() { FX_UMULT(5); }
950 static void fx_umult_r6() { FX_UMULT(6); }
951 static void fx_umult_r7() { FX_UMULT(7); }
952 static void fx_umult_r8() { FX_UMULT(8); }
953 static void fx_umult_r9() { FX_UMULT(9); }
954 static void fx_umult_r10() { FX_UMULT(10); }
955 static void fx_umult_r11() { FX_UMULT(11); }
956 static void fx_umult_r12() { FX_UMULT(12); }
957 static void fx_umult_r13() { FX_UMULT(13); }
958 static void fx_umult_r14() { FX_UMULT(14); }
959 static void fx_umult_r15() { FX_UMULT(15); }
960   
961 /* 80-8f(ALT2) - mult #n - 8 bit to 16 bit signed multiply, register * immediate */
962 #define FX_MULT_I(imm) \
963 uint32 v = (uint32) (SEX8(SREG) * ((int32)imm)); \
964 R15++; DREG = v; \
965 GSU.vSign = v; \
966 GSU.vZero = v; \
967 TESTR14; \
968 CLRFLAGS;
969 static void fx_mult_i0() { FX_MULT_I(0); }
970 static void fx_mult_i1() { FX_MULT_I(1); }
971 static void fx_mult_i2() { FX_MULT_I(2); }
972 static void fx_mult_i3() { FX_MULT_I(3); }
973 static void fx_mult_i4() { FX_MULT_I(4); }
974 static void fx_mult_i5() { FX_MULT_I(5); }
975 static void fx_mult_i6() { FX_MULT_I(6); }
976 static void fx_mult_i7() { FX_MULT_I(7); }
977 static void fx_mult_i8() { FX_MULT_I(8); }
978 static void fx_mult_i9() { FX_MULT_I(9); }
979 static void fx_mult_i10() { FX_MULT_I(10); }
980 static void fx_mult_i11() { FX_MULT_I(11); }
981 static void fx_mult_i12() { FX_MULT_I(12); }
982 static void fx_mult_i13() { FX_MULT_I(13); }
983 static void fx_mult_i14() { FX_MULT_I(14); }
984 static void fx_mult_i15() { FX_MULT_I(15); }
985   
986 /* 80-8f(ALT3) - umult #n - 8 bit to 16 bit unsigned multiply, register * immediate */
987 #define FX_UMULT_I(imm) \
988 uint32 v = USEX8(SREG) * ((uint32)imm); \
989 R15++; DREG = v; \
990 GSU.vSign = v; \
991 GSU.vZero = v; \
992 TESTR14; \
993 CLRFLAGS;
994 static void fx_umult_i0() { FX_UMULT_I(0); }
995 static void fx_umult_i1() { FX_UMULT_I(1); }
996 static void fx_umult_i2() { FX_UMULT_I(2); }
997 static void fx_umult_i3() { FX_UMULT_I(3); }
998 static void fx_umult_i4() { FX_UMULT_I(4); }
999 static void fx_umult_i5() { FX_UMULT_I(5); }
1000 static void fx_umult_i6() { FX_UMULT_I(6); }
1001 static void fx_umult_i7() { FX_UMULT_I(7); }
1002 static void fx_umult_i8() { FX_UMULT_I(8); }
1003 static void fx_umult_i9() { FX_UMULT_I(9); }
1004 static void fx_umult_i10() { FX_UMULT_I(10); }
1005 static void fx_umult_i11() { FX_UMULT_I(11); }
1006 static void fx_umult_i12() { FX_UMULT_I(12); }
1007 static void fx_umult_i13() { FX_UMULT_I(13); }
1008 static void fx_umult_i14() { FX_UMULT_I(14); }
1009 static void fx_umult_i15() { FX_UMULT_I(15); }
1010   
1011 /* 90 - sbk - store word to last accessed RAM address */
1012 static void fx_sbk()
1013 {
1014     RAM(GSU.vLastRamAdr) = (uint8)SREG;
1015     RAM(GSU.vLastRamAdr^1) = (uint8)(SREG>>8);
1016     CLRFLAGS;
1017     R15++;
1018 }
1019
1020 /* 91-94 - link #n - R11 = R15 + immediate */
1021 #define FX_LINK_I(lkn) R11 = R15 + lkn; CLRFLAGS; R15++
1022 static void fx_link_i1() { FX_LINK_I(1); }
1023 static void fx_link_i2() { FX_LINK_I(2); }
1024 static void fx_link_i3() { FX_LINK_I(3); }
1025 static void fx_link_i4() { FX_LINK_I(4); }
1026
1027 /* 95 - sex - sign extend 8 bit to 16 bit */
1028 static void fx_sex()
1029 {
1030     uint32 v = (uint32)SEX8(SREG);
1031     R15++; DREG = v;
1032     GSU.vSign = v;
1033     GSU.vZero = v;
1034     TESTR14;
1035     CLRFLAGS;
1036 }
1037
1038 /* 96 - asr - aritmetric shift right by one */
1039 static void fx_asr()
1040 {
1041     uint32 v;
1042     GSU.vCarry = SREG & 1;
1043     v = (uint32)(SEX16(SREG)>>1);
1044     R15++; DREG = v;
1045     GSU.vSign = v;
1046     GSU.vZero = v;
1047     TESTR14;
1048     CLRFLAGS;
1049 }
1050
1051 /* 96(ALT1) - div2 - aritmetric shift right by one */
1052 static void fx_div2()
1053 {
1054     uint32 v;
1055     int32 s = SEX16(SREG);
1056     GSU.vCarry = s & 1;
1057     if(s == -1)
1058         v = 0;
1059     else
1060         v = (uint32)(s>>1);
1061     R15++; DREG = v;
1062     GSU.vSign = v;
1063     GSU.vZero = v;
1064     TESTR14;
1065     CLRFLAGS;
1066 }
1067
1068 /* 97 - ror - rotate right by one */
1069 static void fx_ror()
1070 {
1071     uint32 v = (USEX16(SREG)>>1) | (GSU.vCarry<<15);
1072     GSU.vCarry = SREG & 1;
1073     R15++; DREG = v;
1074     GSU.vSign = v;
1075     GSU.vZero = v;
1076     TESTR14;
1077     CLRFLAGS;
1078 }
1079
1080 /* 98-9d - jmp rn - jump to address of register */
1081 #define FX_JMP(reg) \
1082 R15 = GSU.avReg[reg]; \
1083 CLRFLAGS;
1084 static void fx_jmp_r8() { FX_JMP(8); }
1085 static void fx_jmp_r9() { FX_JMP(9); }
1086 static void fx_jmp_r10() { FX_JMP(10); }
1087 static void fx_jmp_r11() { FX_JMP(11); }
1088 static void fx_jmp_r12() { FX_JMP(12); }
1089 static void fx_jmp_r13() { FX_JMP(13); }
1090
1091 /* 98-9d(ALT1) - ljmp rn - set program bank to source register and jump to address of register */
1092 #define FX_LJMP(reg) \
1093 GSU.vPrgBankReg = GSU.avReg[reg] & 0x7f; \
1094 GSU.pvPrgBank = GSU.apvRomBank[GSU.vPrgBankReg]; \
1095 R15 = SREG; \
1096 GSU.bCacheActive = FALSE; fx_cache(); R15--;
1097 static void fx_ljmp_r8() { FX_LJMP(8); }
1098 static void fx_ljmp_r9() { FX_LJMP(9); }
1099 static void fx_ljmp_r10() { FX_LJMP(10); }
1100 static void fx_ljmp_r11() { FX_LJMP(11); }
1101 static void fx_ljmp_r12() { FX_LJMP(12); }
1102 static void fx_ljmp_r13() { FX_LJMP(13); }
1103
1104 /* 9e - lob - set upper byte to zero (keep low byte) */
1105 static void fx_lob()
1106 {
1107     uint32 v = USEX8(SREG);
1108     R15++; DREG = v;
1109     GSU.vSign = v<<8;
1110     GSU.vZero = v<<8;
1111     TESTR14;
1112     CLRFLAGS;
1113 }
1114
1115 /* 9f - fmult - 16 bit to 32 bit signed multiplication, upper 16 bits only */
1116 static void fx_fmult()
1117 {
1118     uint32 v;
1119     uint32 c = (uint32) (SEX16(SREG) * SEX16(R6));
1120     v = c >> 16;
1121     R15++; DREG = v;
1122     GSU.vSign = v;
1123     GSU.vZero = v;
1124     GSU.vCarry = (c >> 15) & 1;
1125     TESTR14;
1126     CLRFLAGS;
1127 }
1128
1129 /* 9f(ALT1) - lmult - 16 bit to 32 bit signed multiplication */
1130 static void fx_lmult()
1131 {
1132     uint32 v;
1133     uint32 c = (uint32) (SEX16(SREG) * SEX16(R6));
1134     R4 = c;
1135     v = c >> 16;
1136     R15++; DREG = v;
1137     GSU.vSign = v;
1138     GSU.vZero = v;
1139     /* XXX R6 or R4? */
1140     GSU.vCarry = (R4 >> 15) & 1;        /* should it be bit 15 of R4 instead? */
1141     TESTR14;
1142     CLRFLAGS;
1143 }
1144
1145 /* a0-af - ibt rn,#pp - immediate byte transfer */
1146 #define FX_IBT(reg) \
1147 uint8 v = PIPE; R15++; \
1148 FETCHPIPE; R15++; \
1149 GSU.avReg[reg] = SEX8(v); \
1150 CLRFLAGS;
1151 static void fx_ibt_r0() { FX_IBT(0); }
1152 static void fx_ibt_r1() { FX_IBT(1); }
1153 static void fx_ibt_r2() { FX_IBT(2); }
1154 static void fx_ibt_r3() { FX_IBT(3); }
1155 static void fx_ibt_r4() { FX_IBT(4); }
1156 static void fx_ibt_r5() { FX_IBT(5); }
1157 static void fx_ibt_r6() { FX_IBT(6); }
1158 static void fx_ibt_r7() { FX_IBT(7); }
1159 static void fx_ibt_r8() { FX_IBT(8); }
1160 static void fx_ibt_r9() { FX_IBT(9); }
1161 static void fx_ibt_r10() { FX_IBT(10); }
1162 static void fx_ibt_r11() { FX_IBT(11); }
1163 static void fx_ibt_r12() { FX_IBT(12); }
1164 static void fx_ibt_r13() { FX_IBT(13); }
1165 static void fx_ibt_r14() { FX_IBT(14); READR14; }
1166 static void fx_ibt_r15() { FX_IBT(15); }
1167
1168 /* a0-af(ALT1) - lms rn,(yy) - load word from RAM (short address) */
1169 #define FX_LMS(reg) \
1170 GSU.vLastRamAdr = ((uint32)PIPE) << 1; \
1171 R15++; FETCHPIPE; R15++; \
1172 GSU.avReg[reg] = (uint32)RAM(GSU.vLastRamAdr); \
1173 GSU.avReg[reg] |= ((uint32)RAM(GSU.vLastRamAdr+1))<<8; \
1174 CLRFLAGS;
1175 static void fx_lms_r0() { FX_LMS(0); }
1176 static void fx_lms_r1() { FX_LMS(1); }
1177 static void fx_lms_r2() { FX_LMS(2); }
1178 static void fx_lms_r3() { FX_LMS(3); }
1179 static void fx_lms_r4() { FX_LMS(4); }
1180 static void fx_lms_r5() { FX_LMS(5); }
1181 static void fx_lms_r6() { FX_LMS(6); }
1182 static void fx_lms_r7() { FX_LMS(7); }
1183 static void fx_lms_r8() { FX_LMS(8); }
1184 static void fx_lms_r9() { FX_LMS(9); }
1185 static void fx_lms_r10() { FX_LMS(10); }
1186 static void fx_lms_r11() { FX_LMS(11); }
1187 static void fx_lms_r12() { FX_LMS(12); }
1188 static void fx_lms_r13() { FX_LMS(13); }
1189 static void fx_lms_r14() { FX_LMS(14); READR14; }
1190 static void fx_lms_r15() { FX_LMS(15); }
1191
1192 /* a0-af(ALT2) - sms (yy),rn - store word in RAM (short address) */
1193 /* If rn == r15, is the value of r15 before or after the extra byte is read? */
1194 #define FX_SMS(reg) \
1195 uint32 v = GSU.avReg[reg]; \
1196 GSU.vLastRamAdr = ((uint32)PIPE) << 1; \
1197 R15++; FETCHPIPE; \
1198 RAM(GSU.vLastRamAdr) = (uint8)v; \
1199 RAM(GSU.vLastRamAdr+1) = (uint8)(v>>8); \
1200 CLRFLAGS; R15++;
1201 static void fx_sms_r0() { FX_SMS(0); }
1202 static void fx_sms_r1() { FX_SMS(1); }
1203 static void fx_sms_r2() { FX_SMS(2); }
1204 static void fx_sms_r3() { FX_SMS(3); }
1205 static void fx_sms_r4() { FX_SMS(4); }
1206 static void fx_sms_r5() { FX_SMS(5); }
1207 static void fx_sms_r6() { FX_SMS(6); }
1208 static void fx_sms_r7() { FX_SMS(7); }
1209 static void fx_sms_r8() { FX_SMS(8); }
1210 static void fx_sms_r9() { FX_SMS(9); }
1211 static void fx_sms_r10() { FX_SMS(10); }
1212 static void fx_sms_r11() { FX_SMS(11); }
1213 static void fx_sms_r12() { FX_SMS(12); }
1214 static void fx_sms_r13() { FX_SMS(13); }
1215 static void fx_sms_r14() { FX_SMS(14); }
1216 static void fx_sms_r15() { FX_SMS(15); }
1217
1218 /* b0-bf - from rn - set source register */
1219 /* b0-bf(B) - moves rn - move register to register, and set flags, (if B flag is set) */
1220 #define FX_FROM(reg) \
1221 if(TF(B)) { uint32 v = GSU.avReg[reg]; R15++; DREG = v; \
1222 GSU.vOverflow = (v&0x80) << 16; GSU.vSign = v; GSU.vZero = v; TESTR14; CLRFLAGS; } \
1223 else { GSU.pvSreg = &GSU.avReg[reg]; R15++; }
1224 static void fx_from_r0() { FX_FROM(0); }
1225 static void fx_from_r1() { FX_FROM(1); }
1226 static void fx_from_r2() { FX_FROM(2); }
1227 static void fx_from_r3() { FX_FROM(3); }
1228 static void fx_from_r4() { FX_FROM(4); }
1229 static void fx_from_r5() { FX_FROM(5); }
1230 static void fx_from_r6() { FX_FROM(6); }
1231 static void fx_from_r7() { FX_FROM(7); }
1232 static void fx_from_r8() { FX_FROM(8); }
1233 static void fx_from_r9() { FX_FROM(9); }
1234 static void fx_from_r10() { FX_FROM(10); }
1235 static void fx_from_r11() { FX_FROM(11); }
1236 static void fx_from_r12() { FX_FROM(12); }
1237 static void fx_from_r13() { FX_FROM(13); }
1238 static void fx_from_r14() { FX_FROM(14); }
1239 static void fx_from_r15() { FX_FROM(15); }
1240
1241 /* c0 - hib - move high-byte to low-byte */
1242 static void fx_hib()
1243 {
1244     uint32 v = USEX8(SREG>>8);
1245     R15++; DREG = v;
1246     GSU.vSign = v<<8;
1247     GSU.vZero = v<<8;
1248     TESTR14;
1249     CLRFLAGS;
1250 }
1251
1252 /* c1-cf - or rn */
1253 #define FX_OR(reg) \
1254 uint32 v = SREG | GSU.avReg[reg]; R15++; DREG = v; \
1255 GSU.vSign = v; \
1256 GSU.vZero = v; \
1257 TESTR14; \
1258 CLRFLAGS;
1259 static void fx_or_r1() { FX_OR(1); }
1260 static void fx_or_r2() { FX_OR(2); }
1261 static void fx_or_r3() { FX_OR(3); }
1262 static void fx_or_r4() { FX_OR(4); }
1263 static void fx_or_r5() { FX_OR(5); }
1264 static void fx_or_r6() { FX_OR(6); }
1265 static void fx_or_r7() { FX_OR(7); }
1266 static void fx_or_r8() { FX_OR(8); }
1267 static void fx_or_r9() { FX_OR(9); }
1268 static void fx_or_r10() { FX_OR(10); }
1269 static void fx_or_r11() { FX_OR(11); }
1270 static void fx_or_r12() { FX_OR(12); }
1271 static void fx_or_r13() { FX_OR(13); }
1272 static void fx_or_r14() { FX_OR(14); }
1273 static void fx_or_r15() { FX_OR(15); }
1274
1275 /* c1-cf(ALT1) - xor rn */
1276 #define FX_XOR(reg) \
1277 uint32 v = SREG ^ GSU.avReg[reg]; R15++; DREG = v; \
1278 GSU.vSign = v; \
1279 GSU.vZero = v; \
1280 TESTR14; \
1281 CLRFLAGS;
1282 static void fx_xor_r1() { FX_XOR(1); }
1283 static void fx_xor_r2() { FX_XOR(2); }
1284 static void fx_xor_r3() { FX_XOR(3); }
1285 static void fx_xor_r4() { FX_XOR(4); }
1286 static void fx_xor_r5() { FX_XOR(5); }
1287 static void fx_xor_r6() { FX_XOR(6); }
1288 static void fx_xor_r7() { FX_XOR(7); }
1289 static void fx_xor_r8() { FX_XOR(8); }
1290 static void fx_xor_r9() { FX_XOR(9); }
1291 static void fx_xor_r10() { FX_XOR(10); }
1292 static void fx_xor_r11() { FX_XOR(11); }
1293 static void fx_xor_r12() { FX_XOR(12); }
1294 static void fx_xor_r13() { FX_XOR(13); }
1295 static void fx_xor_r14() { FX_XOR(14); }
1296 static void fx_xor_r15() { FX_XOR(15); }
1297
1298 /* c1-cf(ALT2) - or #n */
1299 #define FX_OR_I(imm) \
1300 uint32 v = SREG | imm; R15++; DREG = v; \
1301 GSU.vSign = v; \
1302 GSU.vZero = v; \
1303 TESTR14; \
1304 CLRFLAGS;
1305 static void fx_or_i1() { FX_OR_I(1); }
1306 static void fx_or_i2() { FX_OR_I(2); }
1307 static void fx_or_i3() { FX_OR_I(3); }
1308 static void fx_or_i4() { FX_OR_I(4); }
1309 static void fx_or_i5() { FX_OR_I(5); }
1310 static void fx_or_i6() { FX_OR_I(6); }
1311 static void fx_or_i7() { FX_OR_I(7); }
1312 static void fx_or_i8() { FX_OR_I(8); }
1313 static void fx_or_i9() { FX_OR_I(9); }
1314 static void fx_or_i10() { FX_OR_I(10); }
1315 static void fx_or_i11() { FX_OR_I(11); }
1316 static void fx_or_i12() { FX_OR_I(12); }
1317 static void fx_or_i13() { FX_OR_I(13); }
1318 static void fx_or_i14() { FX_OR_I(14); }
1319 static void fx_or_i15() { FX_OR_I(15); }
1320
1321 /* c1-cf(ALT3) - xor #n */
1322 #define FX_XOR_I(imm) \
1323 uint32 v = SREG ^ imm; R15++; DREG = v; \
1324 GSU.vSign = v; \
1325 GSU.vZero = v; \
1326 TESTR14; \
1327 CLRFLAGS;
1328 static void fx_xor_i1() { FX_XOR_I(1); }
1329 static void fx_xor_i2() { FX_XOR_I(2); }
1330 static void fx_xor_i3() { FX_XOR_I(3); }
1331 static void fx_xor_i4() { FX_XOR_I(4); }
1332 static void fx_xor_i5() { FX_XOR_I(5); }
1333 static void fx_xor_i6() { FX_XOR_I(6); }
1334 static void fx_xor_i7() { FX_XOR_I(7); }
1335 static void fx_xor_i8() { FX_XOR_I(8); }
1336 static void fx_xor_i9() { FX_XOR_I(9); }
1337 static void fx_xor_i10() { FX_XOR_I(10); }
1338 static void fx_xor_i11() { FX_XOR_I(11); }
1339 static void fx_xor_i12() { FX_XOR_I(12); }
1340 static void fx_xor_i13() { FX_XOR_I(13); }
1341 static void fx_xor_i14() { FX_XOR_I(14); }
1342 static void fx_xor_i15() { FX_XOR_I(15); }
1343
1344 /* d0-de - inc rn - increase by one */
1345 #define FX_INC(reg) \
1346 GSU.avReg[reg] += 1; \
1347 GSU.vSign = GSU.avReg[reg]; \
1348 GSU.vZero = GSU.avReg[reg]; \
1349 CLRFLAGS; R15++;
1350 static void fx_inc_r0() { FX_INC(0); }
1351 static void fx_inc_r1() { FX_INC(1); }
1352 static void fx_inc_r2() { FX_INC(2); }
1353 static void fx_inc_r3() { FX_INC(3); }
1354 static void fx_inc_r4() { FX_INC(4); }
1355 static void fx_inc_r5() { FX_INC(5); }
1356 static void fx_inc_r6() { FX_INC(6); }
1357 static void fx_inc_r7() { FX_INC(7); }
1358 static void fx_inc_r8() { FX_INC(8); }
1359 static void fx_inc_r9() { FX_INC(9); }
1360 static void fx_inc_r10() { FX_INC(10); }
1361 static void fx_inc_r11() { FX_INC(11); }
1362 static void fx_inc_r12() { FX_INC(12); }
1363 static void fx_inc_r13() { FX_INC(13); }
1364 static void fx_inc_r14() { FX_INC(14); READR14; }
1365
1366 /* df - getc - transfer ROM buffer to color register */
1367 static void fx_getc()
1368 {
1369 #ifndef FX_DO_ROMBUFFER
1370     uint8 c;
1371     c = ROM(R14);
1372 #else
1373     uint8 c = GSU.vRomBuffer;
1374 #endif
1375     if(GSU.vPlotOptionReg & 0x04)
1376         c = (c&0xf0) | (c>>4);
1377     if(GSU.vPlotOptionReg & 0x08)
1378     {
1379         GSU.vColorReg &= 0xf0;
1380         GSU.vColorReg |= c & 0x0f;
1381     }
1382     else
1383         GSU.vColorReg = USEX8(c);
1384     CLRFLAGS;
1385     R15++;
1386 }
1387
1388 /* df(ALT2) - ramb - set current RAM bank */
1389 static void fx_ramb()
1390 {
1391     GSU.vRamBankReg = SREG & (FX_RAM_BANKS-1);
1392     GSU.pvRamBank = GSU.apvRamBank[GSU.vRamBankReg & 0x3];
1393     CLRFLAGS;
1394     R15++;
1395 }
1396
1397 /* df(ALT3) - romb - set current ROM bank */
1398 static void fx_romb()
1399 {
1400     GSU.vRomBankReg = USEX8(SREG) & 0x7f;
1401     GSU.pvRomBank = GSU.apvRomBank[GSU.vRomBankReg];
1402     CLRFLAGS;
1403     R15++;
1404 }
1405
1406 /* e0-ee - dec rn - decrement by one */
1407 #define FX_DEC(reg) \
1408 GSU.avReg[reg] -= 1; \
1409 GSU.vSign = GSU.avReg[reg]; \
1410 GSU.vZero = GSU.avReg[reg]; \
1411 CLRFLAGS; R15++;
1412 static void fx_dec_r0() { FX_DEC(0); }
1413 static void fx_dec_r1() { FX_DEC(1); }
1414 static void fx_dec_r2() { FX_DEC(2); }
1415 static void fx_dec_r3() { FX_DEC(3); }
1416 static void fx_dec_r4() { FX_DEC(4); }
1417 static void fx_dec_r5() { FX_DEC(5); }
1418 static void fx_dec_r6() { FX_DEC(6); }
1419 static void fx_dec_r7() { FX_DEC(7); }
1420 static void fx_dec_r8() { FX_DEC(8); }
1421 static void fx_dec_r9() { FX_DEC(9); }
1422 static void fx_dec_r10() { FX_DEC(10); }
1423 static void fx_dec_r11() { FX_DEC(11); }
1424 static void fx_dec_r12() { FX_DEC(12); }
1425 static void fx_dec_r13() { FX_DEC(13); }
1426 static void fx_dec_r14() { FX_DEC(14); READR14; }
1427
1428 /* ef - getb - get byte from ROM at address R14 */
1429 static void fx_getb()
1430 {
1431     uint32 v;
1432 #ifndef FX_DO_ROMBUFFER
1433     v = (uint32)ROM(R14);
1434 #else
1435     v = (uint32)GSU.vRomBuffer;
1436 #endif
1437     R15++; DREG = v;
1438     TESTR14;
1439     CLRFLAGS;
1440 }
1441
1442 /* ef(ALT1) - getbh - get high-byte from ROM at address R14 */
1443 static void fx_getbh()
1444 {
1445     uint32 v;
1446 #ifndef FX_DO_ROMBUFFER
1447     uint32 c;
1448     c = (uint32)ROM(R14);
1449 #else
1450     uint32 c = USEX8(GSU.vRomBuffer);
1451 #endif
1452     v = USEX8(SREG) | (c<<8);
1453     R15++; DREG = v;
1454     TESTR14;
1455     CLRFLAGS;
1456 }
1457
1458 /* ef(ALT2) - getbl - get low-byte from ROM at address R14 */
1459 static void fx_getbl()
1460 {
1461     uint32 v;
1462 #ifndef FX_DO_ROMBUFFER
1463     uint32 c;
1464     c = (uint32)ROM(R14);
1465 #else
1466     uint32 c = USEX8(GSU.vRomBuffer);
1467 #endif
1468     v = (SREG & 0xff00) | c;
1469     R15++; DREG = v;
1470     TESTR14;
1471     CLRFLAGS;
1472 }
1473
1474 /* ef(ALT3) - getbs - get sign extended byte from ROM at address R14 */
1475 static void fx_getbs()
1476 {
1477     uint32 v;
1478 #ifndef FX_DO_ROMBUFFER
1479     int8 c;
1480     c = ROM(R14);
1481     v = SEX8(c);
1482 #else
1483     v = SEX8(GSU.vRomBuffer);
1484 #endif
1485     R15++; DREG = v;
1486     TESTR14;
1487     CLRFLAGS;
1488 }
1489
1490 /* f0-ff - iwt rn,#xx - immediate word transfer to register */
1491 #define FX_IWT(reg) \
1492 uint32 v = PIPE; R15++; FETCHPIPE; R15++; \
1493 v |= USEX8(PIPE) << 8; FETCHPIPE; R15++; \
1494 GSU.avReg[reg] = v; \
1495 CLRFLAGS;
1496 static void fx_iwt_r0() { FX_IWT(0); }
1497 static void fx_iwt_r1() { FX_IWT(1); }
1498 static void fx_iwt_r2() { FX_IWT(2); }
1499 static void fx_iwt_r3() { FX_IWT(3); }
1500 static void fx_iwt_r4() { FX_IWT(4); }
1501 static void fx_iwt_r5() { FX_IWT(5); }
1502 static void fx_iwt_r6() { FX_IWT(6); }
1503 static void fx_iwt_r7() { FX_IWT(7); }
1504 static void fx_iwt_r8() { FX_IWT(8); }
1505 static void fx_iwt_r9() { FX_IWT(9); }
1506 static void fx_iwt_r10() { FX_IWT(10); }
1507 static void fx_iwt_r11() { FX_IWT(11); }
1508 static void fx_iwt_r12() { FX_IWT(12); }
1509 static void fx_iwt_r13() { FX_IWT(13); }
1510 static void fx_iwt_r14() { FX_IWT(14); READR14; }
1511 static void fx_iwt_r15() { FX_IWT(15); }
1512
1513 /* f0-ff(ALT1) - lm rn,(xx) - load word from RAM */
1514 #define FX_LM(reg) \
1515 GSU.vLastRamAdr = PIPE; R15++; FETCHPIPE; R15++; \
1516 GSU.vLastRamAdr |= USEX8(PIPE) << 8; FETCHPIPE; R15++; \
1517 GSU.avReg[reg] = RAM(GSU.vLastRamAdr); \
1518 GSU.avReg[reg] |= USEX8(RAM(GSU.vLastRamAdr^1)) << 8; \
1519 CLRFLAGS;
1520 static void fx_lm_r0() { FX_LM(0); }
1521 static void fx_lm_r1() { FX_LM(1); }
1522 static void fx_lm_r2() { FX_LM(2); }
1523 static void fx_lm_r3() { FX_LM(3); }
1524 static void fx_lm_r4() { FX_LM(4); }
1525 static void fx_lm_r5() { FX_LM(5); }
1526 static void fx_lm_r6() { FX_LM(6); }
1527 static void fx_lm_r7() { FX_LM(7); }
1528 static void fx_lm_r8() { FX_LM(8); }
1529 static void fx_lm_r9() { FX_LM(9); }
1530 static void fx_lm_r10() { FX_LM(10); }
1531 static void fx_lm_r11() { FX_LM(11); }
1532 static void fx_lm_r12() { FX_LM(12); }
1533 static void fx_lm_r13() { FX_LM(13); }
1534 static void fx_lm_r14() { FX_LM(14); READR14; }
1535 static void fx_lm_r15() { FX_LM(15); }
1536
1537 /* f0-ff(ALT2) - sm (xx),rn - store word in RAM */
1538 /* If rn == r15, is the value of r15 before or after the extra bytes are read? */
1539 #define FX_SM(reg) \
1540 uint32 v = GSU.avReg[reg]; \
1541 GSU.vLastRamAdr = PIPE; R15++; FETCHPIPE; R15++; \
1542 GSU.vLastRamAdr |= USEX8(PIPE) << 8; FETCHPIPE; \
1543 RAM(GSU.vLastRamAdr) = (uint8)v; \
1544 RAM(GSU.vLastRamAdr^1) = (uint8)(v>>8); \
1545 CLRFLAGS; R15++;
1546 static void fx_sm_r0() { FX_SM(0); }
1547 static void fx_sm_r1() { FX_SM(1); }
1548 static void fx_sm_r2() { FX_SM(2); }
1549 static void fx_sm_r3() { FX_SM(3); }
1550 static void fx_sm_r4() { FX_SM(4); }
1551 static void fx_sm_r5() { FX_SM(5); }
1552 static void fx_sm_r6() { FX_SM(6); }
1553 static void fx_sm_r7() { FX_SM(7); }
1554 static void fx_sm_r8() { FX_SM(8); }
1555 static void fx_sm_r9() { FX_SM(9); }
1556 static void fx_sm_r10() { FX_SM(10); }
1557 static void fx_sm_r11() { FX_SM(11); }
1558 static void fx_sm_r12() { FX_SM(12); }
1559 static void fx_sm_r13() { FX_SM(13); }
1560 static void fx_sm_r14() { FX_SM(14); }
1561 static void fx_sm_r15() { FX_SM(15); }
1562
1563 /*** GSU executions functions ***/
1564
1565 static uint32 fx_run(uint32 nInstructions)
1566 {
1567         GSU.vCounter = nInstructions;
1568         READR14;
1569         while(GSU.vCounter-- > 0) {
1570                 FX_STEP;
1571         }
1572  /*
1573 #ifndef FX_ADDRESS_CHECK
1574     GSU.vPipeAdr = USEX16(R15-1) | (USEX8(GSU.vPrgBankReg)<<16);
1575 #endif
1576 */
1577         return nInstructions - GSU.vInstCount;
1578 }
1579
1580 static uint32 fx_run_to_breakpoint(uint32 nInstructions)
1581 {
1582     uint32 vCounter = 0;
1583     while(TF(G) && vCounter < nInstructions)
1584     {
1585                 vCounter++;
1586         FX_STEP;
1587         if(USEX16(R15) == GSU.vBreakPoint)
1588         {
1589             GSU.vErrorCode = FX_BREAKPOINT;
1590             break;
1591         }
1592     }
1593     /*
1594 #ifndef FX_ADDRESS_CHECK
1595     GSU.vPipeAdr = USEX16(R15-1) | (USEX8(GSU.vPrgBankReg)<<16);
1596 #endif
1597 */
1598     return vCounter;
1599 }
1600
1601 static uint32 fx_step_over(uint32 nInstructions)
1602 {
1603     uint32 vCounter = 0;
1604     while(TF(G) && vCounter < nInstructions)
1605     {
1606                 vCounter++;
1607         FX_STEP;
1608         if(USEX16(R15) == GSU.vBreakPoint)
1609         {
1610             GSU.vErrorCode = FX_BREAKPOINT;
1611             break;
1612         }
1613         if(USEX16(R15) == GSU.vStepPoint)
1614             break;
1615     }
1616     /*
1617 #ifndef FX_ADDRESS_CHECK
1618     GSU.vPipeAdr = USEX16(R15-1) | (USEX8(GSU.vPrgBankReg)<<16);
1619 #endif
1620 */
1621     return vCounter;
1622 }
1623
1624 #ifdef FX_FUNCTION_TABLE
1625 uint32 (*FX_FUNCTION_TABLE[])(uint32) =
1626 #else
1627 uint32 (*fx_apfFunctionTable[])(uint32) =
1628 #endif
1629 {
1630     &fx_run,
1631     &fx_run_to_breakpoint,
1632     &fx_step_over,
1633 };
1634
1635 /*** Special table for the different plot configurations ***/
1636
1637 #ifdef FX_PLOT_TABLE
1638 void (*FX_PLOT_TABLE[])() =
1639 #else
1640 void (*fx_apfPlotTable[])() =
1641 #endif
1642 {
1643     &fx_plot_2bit,    &fx_plot_4bit,    &fx_plot_4bit,  &fx_plot_8bit,  &fx_plot_obj,
1644     &fx_rpix_2bit,    &fx_rpix_4bit,    &fx_rpix_4bit,  &fx_rpix_8bit,  &fx_rpix_obj,
1645 };
1646
1647 /*** Opcode table ***/
1648
1649 #ifdef FX_OPCODE_TABLE
1650 void (*FX_OPCODE_TABLE[])() =
1651 #else
1652 void (*fx_apfOpcodeTable[])() =
1653 #endif
1654 {
1655     /*
1656      * ALT0 Table
1657      */
1658     /* 00 - 0f */
1659     &fx_stop,    &fx_nop,     &fx_cache,    &fx_lsr,      &fx_rol,      &fx_bra,      &fx_bge,      &fx_blt,
1660     &fx_bne,     &fx_beq,     &fx_bpl,      &fx_bmi,      &fx_bcc,      &fx_bcs,      &fx_bvc,      &fx_bvs,
1661     /* 10 - 1f */
1662     &fx_to_r0,   &fx_to_r1,   &fx_to_r2,    &fx_to_r3,    &fx_to_r4,    &fx_to_r5,    &fx_to_r6,    &fx_to_r7,
1663     &fx_to_r8,   &fx_to_r9,   &fx_to_r10,   &fx_to_r11,   &fx_to_r12,   &fx_to_r13,   &fx_to_r14,   &fx_to_r15,
1664     /* 20 - 2f */
1665     &fx_with_r0, &fx_with_r1, &fx_with_r2,  &fx_with_r3,  &fx_with_r4,  &fx_with_r5,  &fx_with_r6,  &fx_with_r7, 
1666     &fx_with_r8, &fx_with_r9, &fx_with_r10, &fx_with_r11, &fx_with_r12, &fx_with_r13, &fx_with_r14, &fx_with_r15,
1667     /* 30 - 3f */
1668     &fx_stw_r0,  &fx_stw_r1,  &fx_stw_r2,   &fx_stw_r3,   &fx_stw_r4,   &fx_stw_r5,   &fx_stw_r6,   &fx_stw_r7,
1669     &fx_stw_r8,  &fx_stw_r9,  &fx_stw_r10,  &fx_stw_r11,  &fx_loop,     &fx_alt1,     &fx_alt2,     &fx_alt3,
1670     /* 40 - 4f */
1671     &fx_ldw_r0,  &fx_ldw_r1,  &fx_ldw_r2,   &fx_ldw_r3,   &fx_ldw_r4,   &fx_ldw_r5,   &fx_ldw_r6,   &fx_ldw_r7,
1672     &fx_ldw_r8,  &fx_ldw_r9,  &fx_ldw_r10,  &fx_ldw_r11,  &fx_plot_2bit,&fx_swap,     &fx_color,    &fx_not,
1673     /* 50 - 5f */
1674     &fx_add_r0,  &fx_add_r1,  &fx_add_r2,   &fx_add_r3,   &fx_add_r4,   &fx_add_r5,   &fx_add_r6,   &fx_add_r7,
1675     &fx_add_r8,  &fx_add_r9,  &fx_add_r10,  &fx_add_r11,  &fx_add_r12,  &fx_add_r13,  &fx_add_r14,  &fx_add_r15,
1676     /* 60 - 6f */
1677     &fx_sub_r0,  &fx_sub_r1,  &fx_sub_r2,   &fx_sub_r3,   &fx_sub_r4,   &fx_sub_r5,   &fx_sub_r6,   &fx_sub_r7,
1678     &fx_sub_r8,  &fx_sub_r9,  &fx_sub_r10,  &fx_sub_r11,  &fx_sub_r12,  &fx_sub_r13,  &fx_sub_r14,  &fx_sub_r15,
1679     /* 70 - 7f */
1680     &fx_merge,   &fx_and_r1,  &fx_and_r2,   &fx_and_r3,   &fx_and_r4,   &fx_and_r5,   &fx_and_r6,   &fx_and_r7,
1681     &fx_and_r8,  &fx_and_r9,  &fx_and_r10,  &fx_and_r11,  &fx_and_r12,  &fx_and_r13,  &fx_and_r14,  &fx_and_r15,
1682     /* 80 - 8f */
1683     &fx_mult_r0, &fx_mult_r1, &fx_mult_r2,  &fx_mult_r3,  &fx_mult_r4,  &fx_mult_r5,  &fx_mult_r6,  &fx_mult_r7,
1684     &fx_mult_r8, &fx_mult_r9, &fx_mult_r10, &fx_mult_r11, &fx_mult_r12, &fx_mult_r13, &fx_mult_r14, &fx_mult_r15,
1685     /* 90 - 9f */
1686     &fx_sbk,     &fx_link_i1, &fx_link_i2,  &fx_link_i3,  &fx_link_i4,  &fx_sex,      &fx_asr,      &fx_ror,
1687     &fx_jmp_r8,  &fx_jmp_r9,  &fx_jmp_r10,  &fx_jmp_r11,  &fx_jmp_r12,  &fx_jmp_r13,  &fx_lob,      &fx_fmult,
1688     /* a0 - af */
1689     &fx_ibt_r0,  &fx_ibt_r1,  &fx_ibt_r2,   &fx_ibt_r3,   &fx_ibt_r4,   &fx_ibt_r5,   &fx_ibt_r6,   &fx_ibt_r7,
1690     &fx_ibt_r8,  &fx_ibt_r9,  &fx_ibt_r10,  &fx_ibt_r11,  &fx_ibt_r12,  &fx_ibt_r13,  &fx_ibt_r14,  &fx_ibt_r15,
1691     /* b0 - bf */
1692     &fx_from_r0, &fx_from_r1, &fx_from_r2,  &fx_from_r3,  &fx_from_r4,  &fx_from_r5,  &fx_from_r6,  &fx_from_r7,
1693     &fx_from_r8, &fx_from_r9, &fx_from_r10, &fx_from_r11, &fx_from_r12, &fx_from_r13, &fx_from_r14, &fx_from_r15,
1694     /* c0 - cf */
1695     &fx_hib,     &fx_or_r1,   &fx_or_r2,    &fx_or_r3,    &fx_or_r4,    &fx_or_r5,    &fx_or_r6,    &fx_or_r7,
1696     &fx_or_r8,   &fx_or_r9,   &fx_or_r10,   &fx_or_r11,   &fx_or_r12,   &fx_or_r13,   &fx_or_r14,   &fx_or_r15,
1697     /* d0 - df */
1698     &fx_inc_r0,  &fx_inc_r1,  &fx_inc_r2,   &fx_inc_r3,   &fx_inc_r4,   &fx_inc_r5,   &fx_inc_r6,   &fx_inc_r7,
1699     &fx_inc_r8,  &fx_inc_r9,  &fx_inc_r10,  &fx_inc_r11,  &fx_inc_r12,  &fx_inc_r13,  &fx_inc_r14,  &fx_getc,
1700     /* e0 - ef */
1701     &fx_dec_r0,  &fx_dec_r1,  &fx_dec_r2,   &fx_dec_r3,   &fx_dec_r4,   &fx_dec_r5,   &fx_dec_r6,   &fx_dec_r7,
1702     &fx_dec_r8,  &fx_dec_r9,  &fx_dec_r10,  &fx_dec_r11,  &fx_dec_r12,  &fx_dec_r13,  &fx_dec_r14,  &fx_getb,
1703     /* f0 - ff */
1704     &fx_iwt_r0,  &fx_iwt_r1,  &fx_iwt_r2,   &fx_iwt_r3,   &fx_iwt_r4,   &fx_iwt_r5,   &fx_iwt_r6,   &fx_iwt_r7,
1705     &fx_iwt_r8,  &fx_iwt_r9,  &fx_iwt_r10,  &fx_iwt_r11,  &fx_iwt_r12,  &fx_iwt_r13,  &fx_iwt_r14,  &fx_iwt_r15,
1706
1707     /*
1708      * ALT1 Table
1709      */
1710
1711     /* 00 - 0f */
1712     &fx_stop,    &fx_nop,     &fx_cache,    &fx_lsr,      &fx_rol,      &fx_bra,      &fx_bge,      &fx_blt,
1713     &fx_bne,     &fx_beq,     &fx_bpl,      &fx_bmi,      &fx_bcc,      &fx_bcs,      &fx_bvc,      &fx_bvs,
1714     /* 10 - 1f */
1715     &fx_to_r0,   &fx_to_r1,   &fx_to_r2,    &fx_to_r3,    &fx_to_r4,    &fx_to_r5,    &fx_to_r6,    &fx_to_r7,
1716     &fx_to_r8,   &fx_to_r9,   &fx_to_r10,   &fx_to_r11,   &fx_to_r12,   &fx_to_r13,   &fx_to_r14,   &fx_to_r15,
1717     /* 20 - 2f */
1718     &fx_with_r0, &fx_with_r1, &fx_with_r2,  &fx_with_r3,  &fx_with_r4,  &fx_with_r5,  &fx_with_r6,  &fx_with_r7, 
1719     &fx_with_r8, &fx_with_r9, &fx_with_r10, &fx_with_r11, &fx_with_r12, &fx_with_r13, &fx_with_r14, &fx_with_r15,
1720     /* 30 - 3f */
1721     &fx_stb_r0,  &fx_stb_r1,  &fx_stb_r2,   &fx_stb_r3,   &fx_stb_r4,   &fx_stb_r5,   &fx_stb_r6,   &fx_stb_r7,
1722     &fx_stb_r8,  &fx_stb_r9,  &fx_stb_r10,  &fx_stb_r11,  &fx_loop,     &fx_alt1,     &fx_alt2,     &fx_alt3,
1723     /* 40 - 4f */
1724     &fx_ldb_r0,  &fx_ldb_r1,  &fx_ldb_r2,   &fx_ldb_r3,   &fx_ldb_r4,   &fx_ldb_r5,   &fx_ldb_r6,   &fx_ldb_r7,
1725     &fx_ldb_r8,  &fx_ldb_r9,  &fx_ldb_r10,  &fx_ldb_r11,  &fx_rpix_2bit,&fx_swap,     &fx_cmode,    &fx_not,
1726     /* 50 - 5f */
1727     &fx_adc_r0,  &fx_adc_r1,  &fx_adc_r2,   &fx_adc_r3,   &fx_adc_r4,   &fx_adc_r5,   &fx_adc_r6,   &fx_adc_r7,
1728     &fx_adc_r8,  &fx_adc_r9,  &fx_adc_r10,  &fx_adc_r11,  &fx_adc_r12,  &fx_adc_r13,  &fx_adc_r14,  &fx_adc_r15,
1729     /* 60 - 6f */
1730     &fx_sbc_r0,  &fx_sbc_r1,  &fx_sbc_r2,   &fx_sbc_r3,   &fx_sbc_r4,   &fx_sbc_r5,   &fx_sbc_r6,   &fx_sbc_r7,
1731     &fx_sbc_r8,  &fx_sbc_r9,  &fx_sbc_r10,  &fx_sbc_r11,  &fx_sbc_r12,  &fx_sbc_r13,  &fx_sbc_r14,  &fx_sbc_r15,
1732     /* 70 - 7f */
1733     &fx_merge,   &fx_bic_r1,  &fx_bic_r2,   &fx_bic_r3,   &fx_bic_r4,   &fx_bic_r5,   &fx_bic_r6,   &fx_bic_r7,
1734     &fx_bic_r8,  &fx_bic_r9,  &fx_bic_r10,  &fx_bic_r11,  &fx_bic_r12,  &fx_bic_r13,  &fx_bic_r14,  &fx_bic_r15,
1735     /* 80 - 8f */
1736     &fx_umult_r0,&fx_umult_r1,&fx_umult_r2, &fx_umult_r3, &fx_umult_r4, &fx_umult_r5, &fx_umult_r6, &fx_umult_r7,
1737     &fx_umult_r8,&fx_umult_r9,&fx_umult_r10,&fx_umult_r11,&fx_umult_r12,&fx_umult_r13,&fx_umult_r14,&fx_umult_r15,
1738     /* 90 - 9f */
1739     &fx_sbk,     &fx_link_i1, &fx_link_i2,  &fx_link_i3,  &fx_link_i4,  &fx_sex,      &fx_div2,     &fx_ror,
1740     &fx_ljmp_r8, &fx_ljmp_r9, &fx_ljmp_r10, &fx_ljmp_r11, &fx_ljmp_r12, &fx_ljmp_r13, &fx_lob,      &fx_lmult,
1741     /* a0 - af */
1742     &fx_lms_r0,  &fx_lms_r1,  &fx_lms_r2,   &fx_lms_r3,   &fx_lms_r4,   &fx_lms_r5,   &fx_lms_r6,   &fx_lms_r7,
1743     &fx_lms_r8,  &fx_lms_r9,  &fx_lms_r10,  &fx_lms_r11,  &fx_lms_r12,  &fx_lms_r13,  &fx_lms_r14,  &fx_lms_r15,
1744     /* b0 - bf */
1745     &fx_from_r0, &fx_from_r1, &fx_from_r2,  &fx_from_r3,  &fx_from_r4,  &fx_from_r5,  &fx_from_r6,  &fx_from_r7,
1746     &fx_from_r8, &fx_from_r9, &fx_from_r10, &fx_from_r11, &fx_from_r12, &fx_from_r13, &fx_from_r14, &fx_from_r15,
1747     /* c0 - cf */
1748     &fx_hib,     &fx_xor_r1,  &fx_xor_r2,   &fx_xor_r3,   &fx_xor_r4,   &fx_xor_r5,   &fx_xor_r6,   &fx_xor_r7,
1749     &fx_xor_r8,  &fx_xor_r9,  &fx_xor_r10,  &fx_xor_r11,  &fx_xor_r12,  &fx_xor_r13,  &fx_xor_r14,  &fx_xor_r15,
1750     /* d0 - df */
1751     &fx_inc_r0,  &fx_inc_r1,  &fx_inc_r2,   &fx_inc_r3,   &fx_inc_r4,   &fx_inc_r5,   &fx_inc_r6,   &fx_inc_r7,
1752     &fx_inc_r8,  &fx_inc_r9,  &fx_inc_r10,  &fx_inc_r11,  &fx_inc_r12,  &fx_inc_r13,  &fx_inc_r14,  &fx_getc,
1753     /* e0 - ef */
1754     &fx_dec_r0,  &fx_dec_r1,  &fx_dec_r2,   &fx_dec_r3,   &fx_dec_r4,   &fx_dec_r5,   &fx_dec_r6,   &fx_dec_r7,
1755     &fx_dec_r8,  &fx_dec_r9,  &fx_dec_r10,  &fx_dec_r11,  &fx_dec_r12,  &fx_dec_r13,  &fx_dec_r14,  &fx_getbh,
1756     /* f0 - ff */
1757     &fx_lm_r0,   &fx_lm_r1,   &fx_lm_r2,    &fx_lm_r3,    &fx_lm_r4,    &fx_lm_r5,    &fx_lm_r6,    &fx_lm_r7,
1758     &fx_lm_r8,   &fx_lm_r9,   &fx_lm_r10,   &fx_lm_r11,   &fx_lm_r12,   &fx_lm_r13,   &fx_lm_r14,   &fx_lm_r15,
1759
1760     /*
1761      * ALT2 Table
1762      */
1763
1764     /* 00 - 0f */
1765     &fx_stop,    &fx_nop,     &fx_cache,    &fx_lsr,      &fx_rol,      &fx_bra,      &fx_bge,      &fx_blt,
1766     &fx_bne,     &fx_beq,     &fx_bpl,      &fx_bmi,      &fx_bcc,      &fx_bcs,      &fx_bvc,      &fx_bvs,
1767     /* 10 - 1f */
1768     &fx_to_r0,   &fx_to_r1,   &fx_to_r2,    &fx_to_r3,    &fx_to_r4,    &fx_to_r5,    &fx_to_r6,    &fx_to_r7,
1769     &fx_to_r8,   &fx_to_r9,   &fx_to_r10,   &fx_to_r11,   &fx_to_r12,   &fx_to_r13,   &fx_to_r14,   &fx_to_r15,
1770     /* 20 - 2f */
1771     &fx_with_r0, &fx_with_r1, &fx_with_r2,  &fx_with_r3,  &fx_with_r4,  &fx_with_r5,  &fx_with_r6,  &fx_with_r7, 
1772     &fx_with_r8, &fx_with_r9, &fx_with_r10, &fx_with_r11, &fx_with_r12, &fx_with_r13, &fx_with_r14, &fx_with_r15,
1773     /* 30 - 3f */
1774     &fx_stw_r0,  &fx_stw_r1,  &fx_stw_r2,   &fx_stw_r3,   &fx_stw_r4,   &fx_stw_r5,   &fx_stw_r6,   &fx_stw_r7,
1775     &fx_stw_r8,  &fx_stw_r9,  &fx_stw_r10,  &fx_stw_r11,  &fx_loop,     &fx_alt1,     &fx_alt2,     &fx_alt3,
1776     /* 40 - 4f */
1777     &fx_ldw_r0,  &fx_ldw_r1,  &fx_ldw_r2,   &fx_ldw_r3,   &fx_ldw_r4,   &fx_ldw_r5,   &fx_ldw_r6,   &fx_ldw_r7,
1778     &fx_ldw_r8,  &fx_ldw_r9,  &fx_ldw_r10,  &fx_ldw_r11,  &fx_plot_2bit,&fx_swap,     &fx_color,    &fx_not,
1779     /* 50 - 5f */
1780     &fx_add_i0,  &fx_add_i1,  &fx_add_i2,   &fx_add_i3,   &fx_add_i4,   &fx_add_i5,   &fx_add_i6,   &fx_add_i7,
1781     &fx_add_i8,  &fx_add_i9,  &fx_add_i10,  &fx_add_i11,  &fx_add_i12,  &fx_add_i13,  &fx_add_i14,  &fx_add_i15,
1782     /* 60 - 6f */
1783     &fx_sub_i0,  &fx_sub_i1,  &fx_sub_i2,   &fx_sub_i3,   &fx_sub_i4,   &fx_sub_i5,   &fx_sub_i6,   &fx_sub_i7,
1784     &fx_sub_i8,  &fx_sub_i9,  &fx_sub_i10,  &fx_sub_i11,  &fx_sub_i12,  &fx_sub_i13,  &fx_sub_i14,  &fx_sub_i15,
1785     /* 70 - 7f */
1786     &fx_merge,   &fx_and_i1,  &fx_and_i2,   &fx_and_i3,   &fx_and_i4,   &fx_and_i5,   &fx_and_i6,   &fx_and_i7,
1787     &fx_and_i8,  &fx_and_i9,  &fx_and_i10,  &fx_and_i11,  &fx_and_i12,  &fx_and_i13,  &fx_and_i14,  &fx_and_i15,
1788     /* 80 - 8f */
1789     &fx_mult_i0, &fx_mult_i1, &fx_mult_i2,  &fx_mult_i3,  &fx_mult_i4,  &fx_mult_i5,  &fx_mult_i6,  &fx_mult_i7,
1790     &fx_mult_i8, &fx_mult_i9, &fx_mult_i10, &fx_mult_i11, &fx_mult_i12, &fx_mult_i13, &fx_mult_i14, &fx_mult_i15,
1791     /* 90 - 9f */
1792     &fx_sbk,     &fx_link_i1, &fx_link_i2,  &fx_link_i3,  &fx_link_i4,  &fx_sex,      &fx_asr,      &fx_ror,
1793     &fx_jmp_r8,  &fx_jmp_r9,  &fx_jmp_r10,  &fx_jmp_r11,  &fx_jmp_r12,  &fx_jmp_r13,  &fx_lob,      &fx_fmult,
1794     /* a0 - af */
1795     &fx_sms_r0,  &fx_sms_r1,  &fx_sms_r2,   &fx_sms_r3,   &fx_sms_r4,   &fx_sms_r5,   &fx_sms_r6,   &fx_sms_r7,
1796     &fx_sms_r8,  &fx_sms_r9,  &fx_sms_r10,  &fx_sms_r11,  &fx_sms_r12,  &fx_sms_r13,  &fx_sms_r14,  &fx_sms_r15,
1797     /* b0 - bf */
1798     &fx_from_r0, &fx_from_r1, &fx_from_r2,  &fx_from_r3,  &fx_from_r4,  &fx_from_r5,  &fx_from_r6,  &fx_from_r7,
1799     &fx_from_r8, &fx_from_r9, &fx_from_r10, &fx_from_r11, &fx_from_r12, &fx_from_r13, &fx_from_r14, &fx_from_r15,
1800     /* c0 - cf */
1801     &fx_hib,     &fx_or_i1,   &fx_or_i2,    &fx_or_i3,    &fx_or_i4,    &fx_or_i5,    &fx_or_i6,    &fx_or_i7,
1802     &fx_or_i8,   &fx_or_i9,   &fx_or_i10,   &fx_or_i11,   &fx_or_i12,   &fx_or_i13,   &fx_or_i14,   &fx_or_i15,
1803     /* d0 - df */
1804     &fx_inc_r0,  &fx_inc_r1,  &fx_inc_r2,   &fx_inc_r3,   &fx_inc_r4,   &fx_inc_r5,   &fx_inc_r6,   &fx_inc_r7,
1805     &fx_inc_r8,  &fx_inc_r9,  &fx_inc_r10,  &fx_inc_r11,  &fx_inc_r12,  &fx_inc_r13,  &fx_inc_r14,  &fx_ramb,
1806     /* e0 - ef */
1807     &fx_dec_r0,  &fx_dec_r1,  &fx_dec_r2,   &fx_dec_r3,   &fx_dec_r4,   &fx_dec_r5,   &fx_dec_r6,   &fx_dec_r7,
1808     &fx_dec_r8,  &fx_dec_r9,  &fx_dec_r10,  &fx_dec_r11,  &fx_dec_r12,  &fx_dec_r13,  &fx_dec_r14,  &fx_getbl,
1809     /* f0 - ff */
1810     &fx_sm_r0,   &fx_sm_r1,   &fx_sm_r2,    &fx_sm_r3,    &fx_sm_r4,    &fx_sm_r5,    &fx_sm_r6,    &fx_sm_r7,
1811     &fx_sm_r8,   &fx_sm_r9,   &fx_sm_r10,   &fx_sm_r11,   &fx_sm_r12,   &fx_sm_r13,   &fx_sm_r14,   &fx_sm_r15,
1812
1813     /*
1814      * ALT3 Table
1815      */
1816
1817     /* 00 - 0f */
1818     &fx_stop,    &fx_nop,     &fx_cache,    &fx_lsr,      &fx_rol,      &fx_bra,      &fx_bge,      &fx_blt,
1819     &fx_bne,     &fx_beq,     &fx_bpl,      &fx_bmi,      &fx_bcc,      &fx_bcs,      &fx_bvc,      &fx_bvs,
1820     /* 10 - 1f */
1821     &fx_to_r0,   &fx_to_r1,   &fx_to_r2,    &fx_to_r3,    &fx_to_r4,    &fx_to_r5,    &fx_to_r6,    &fx_to_r7,
1822     &fx_to_r8,   &fx_to_r9,   &fx_to_r10,   &fx_to_r11,   &fx_to_r12,   &fx_to_r13,   &fx_to_r14,   &fx_to_r15,
1823     /* 20 - 2f */
1824     &fx_with_r0, &fx_with_r1, &fx_with_r2,  &fx_with_r3,  &fx_with_r4,  &fx_with_r5,  &fx_with_r6,  &fx_with_r7, 
1825     &fx_with_r8, &fx_with_r9, &fx_with_r10, &fx_with_r11, &fx_with_r12, &fx_with_r13, &fx_with_r14, &fx_with_r15,
1826     /* 30 - 3f */
1827     &fx_stb_r0,  &fx_stb_r1,  &fx_stb_r2,   &fx_stb_r3,   &fx_stb_r4,   &fx_stb_r5,   &fx_stb_r6,   &fx_stb_r7,
1828     &fx_stb_r8,  &fx_stb_r9,  &fx_stb_r10,  &fx_stb_r11,  &fx_loop,     &fx_alt1,     &fx_alt2,     &fx_alt3,
1829     /* 40 - 4f */
1830     &fx_ldb_r0,  &fx_ldb_r1,  &fx_ldb_r2,   &fx_ldb_r3,   &fx_ldb_r4,   &fx_ldb_r5,   &fx_ldb_r6,   &fx_ldb_r7,
1831     &fx_ldb_r8,  &fx_ldb_r9,  &fx_ldb_r10,  &fx_ldb_r11,  &fx_rpix_2bit,&fx_swap,     &fx_cmode,    &fx_not,
1832     /* 50 - 5f */
1833     &fx_adc_i0,  &fx_adc_i1,  &fx_adc_i2,   &fx_adc_i3,   &fx_adc_i4,   &fx_adc_i5,   &fx_adc_i6,   &fx_adc_i7,
1834     &fx_adc_i8,  &fx_adc_i9,  &fx_adc_i10,  &fx_adc_i11,  &fx_adc_i12,  &fx_adc_i13,  &fx_adc_i14,  &fx_adc_i15,
1835     /* 60 - 6f */
1836     &fx_cmp_r0,  &fx_cmp_r1,  &fx_cmp_r2,   &fx_cmp_r3,   &fx_cmp_r4,   &fx_cmp_r5,   &fx_cmp_r6,   &fx_cmp_r7,
1837     &fx_cmp_r8,  &fx_cmp_r9,  &fx_cmp_r10,  &fx_cmp_r11,  &fx_cmp_r12,  &fx_cmp_r13,  &fx_cmp_r14,  &fx_cmp_r15,
1838     /* 70 - 7f */
1839     &fx_merge,   &fx_bic_i1,  &fx_bic_i2,   &fx_bic_i3,   &fx_bic_i4,   &fx_bic_i5,   &fx_bic_i6,   &fx_bic_i7,
1840     &fx_bic_i8,  &fx_bic_i9,  &fx_bic_i10,  &fx_bic_i11,  &fx_bic_i12,  &fx_bic_i13,  &fx_bic_i14,  &fx_bic_i15,
1841     /* 80 - 8f */
1842     &fx_umult_i0,&fx_umult_i1,&fx_umult_i2, &fx_umult_i3, &fx_umult_i4, &fx_umult_i5, &fx_umult_i6, &fx_umult_i7,
1843     &fx_umult_i8,&fx_umult_i9,&fx_umult_i10,&fx_umult_i11,&fx_umult_i12,&fx_umult_i13,&fx_umult_i14,&fx_umult_i15,
1844     /* 90 - 9f */
1845     &fx_sbk,     &fx_link_i1, &fx_link_i2,  &fx_link_i3,  &fx_link_i4,  &fx_sex,      &fx_div2,     &fx_ror,
1846     &fx_ljmp_r8, &fx_ljmp_r9, &fx_ljmp_r10, &fx_ljmp_r11, &fx_ljmp_r12, &fx_ljmp_r13, &fx_lob,      &fx_lmult,
1847     /* a0 - af */
1848     &fx_lms_r0,  &fx_lms_r1,  &fx_lms_r2,   &fx_lms_r3,   &fx_lms_r4,   &fx_lms_r5,   &fx_lms_r6,   &fx_lms_r7,
1849     &fx_lms_r8,  &fx_lms_r9,  &fx_lms_r10,  &fx_lms_r11,  &fx_lms_r12,  &fx_lms_r13,  &fx_lms_r14,  &fx_lms_r15,
1850     /* b0 - bf */
1851     &fx_from_r0, &fx_from_r1, &fx_from_r2,  &fx_from_r3,  &fx_from_r4,  &fx_from_r5,  &fx_from_r6,  &fx_from_r7,
1852     &fx_from_r8, &fx_from_r9, &fx_from_r10, &fx_from_r11, &fx_from_r12, &fx_from_r13, &fx_from_r14, &fx_from_r15,
1853     /* c0 - cf */
1854     &fx_hib,     &fx_xor_i1,  &fx_xor_i2,   &fx_xor_i3,   &fx_xor_i4,   &fx_xor_i5,   &fx_xor_i6,   &fx_xor_i7,
1855     &fx_xor_i8,  &fx_xor_i9,  &fx_xor_i10,  &fx_xor_i11,  &fx_xor_i12,  &fx_xor_i13,  &fx_xor_i14,  &fx_xor_i15,
1856     /* d0 - df */
1857     &fx_inc_r0,  &fx_inc_r1,  &fx_inc_r2,   &fx_inc_r3,   &fx_inc_r4,   &fx_inc_r5,   &fx_inc_r6,   &fx_inc_r7,
1858     &fx_inc_r8,  &fx_inc_r9,  &fx_inc_r10,  &fx_inc_r11,  &fx_inc_r12,  &fx_inc_r13,  &fx_inc_r14,  &fx_romb,
1859     /* e0 - ef */
1860     &fx_dec_r0,  &fx_dec_r1,  &fx_dec_r2,   &fx_dec_r3,   &fx_dec_r4,   &fx_dec_r5,   &fx_dec_r6,   &fx_dec_r7,
1861     &fx_dec_r8,  &fx_dec_r9,  &fx_dec_r10,  &fx_dec_r11,  &fx_dec_r12,  &fx_dec_r13,  &fx_dec_r14,  &fx_getbs,
1862     /* f0 - ff */
1863     &fx_lm_r0,   &fx_lm_r1,   &fx_lm_r2,    &fx_lm_r3,    &fx_lm_r4,    &fx_lm_r5,    &fx_lm_r6,    &fx_lm_r7,
1864     &fx_lm_r8,   &fx_lm_r9,   &fx_lm_r10,   &fx_lm_r11,   &fx_lm_r12,   &fx_lm_r13,   &fx_lm_r14,   &fx_lm_r15,
1865 };